一种半导体器件的制造方法技术

本发明专利技术提供了一种半导体器件的制造方法，具体包括：提供衬底，上述衬底上形成有对应于密集区晶体管的第一栅极结构和对应于空旷区晶体管的第二栅极结构，上述第一栅极结构高于上述第二栅极结构；在上述第二栅极结构的上方形成缓冲层，上述缓冲层的上表面与上述第一栅极结构的上表面齐平；以及去除上述第一栅极结构的顶部，并在上述第一栅极结构的顶部区域形成硬掩膜填充层。根据本发明专利技术所提供的制造方法，能够改善空旷区晶体管的栅极结构上表面的氮化硅残留问题，从而能够有效地改善器件的性能，提高产品良率。

【技术实现步骤摘要】
一种半导体器件的制造方法
本专利技术涉及半导体器件的制造领域，尤其涉及一种位于芯片上不同密集区域的半导体器件的制造方法。
技术介绍
自从早年德州仪器的JackKilby博士专利技术了集成电路之时起，科学家和工程师已经在半导体器件和工艺方面作出了众多专利技术和改进。近50年来半导体尺寸已经有了明显的降低，这导致了不断增长的处理速度和不断降低的功耗。迄今为止，半导体的发展大致遵循着摩尔定律，摩尔定律大意是指密集集成电路中晶体管的数量约每两年翻倍。现在，半导体工艺正在朝着20nm以下发展，其中一些公司正在着手14nm工艺。这里只是提供一个参考，硅原子约为0.2nm，这意味着通过20nm工艺制造出的两个独立组件之间的距离仅仅约为一百个硅原子。半导体器件制造因此变得越来越具有挑战性，并且朝着物理上可能的极限推进。随着集成电路的发展，器件尺寸越来越小，集成度越来越高。现行先进逻辑芯片工艺中，存在各种密集度不同的组件设计，有可能引发工艺制造上芯片中各器件间的严重负载效应(loadingeffect)。由于严重负载效应，存密集区器件和空旷区器件存在各种本文档来自技高网...

【技术保护点】
1.一种半导体器件的制造方法，其特征在于，包括：/n提供衬底，所述衬底上形成有对应于密集区晶体管的第一栅极结构和对应于空旷区晶体管的第二栅极结构，所述第一栅极结构高于所述第二栅极结构；/n在所述第二栅极结构的上方形成缓冲层，所述缓冲层的上表面与所述第一栅极结构的上表面齐平；以及/n去除所述第一栅极结构的顶部，并在所述第一栅极结构的顶部区域形成硬掩膜填充层。/n

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上形成有对应于密集区晶体管的第一栅极结构和对应于空旷区晶体管的第二栅极结构，所述第一栅极结构高于所述第二栅极结构；
在所述第二栅极结构的上方形成缓冲层，所述缓冲层的上表面与所述第一栅极结构的上表面齐平；以及
去除所述第一栅极结构的顶部，并在所述第一栅极结构的顶部区域形成硬掩膜填充层。


2.如权利要求1所述的制造方法，其特征在于，形成所述缓冲层进一步包括：
在所述第一栅极结构和所述第二栅极结构的上方沉积覆盖所述第一栅极结构和所述第二栅极结构的缓冲介质层；以及
以所述第一栅极结构的上表面为停止层平坦化所述缓冲介质层，以重新暴露所述第一栅极结构的上表面，并保留所述第二栅极结构的上方的缓冲介质层为所述缓冲层。


3.如权利要求2所述的制造方法，其特征在于，所述第一栅极结构的两侧形成有第一层间介质层，所述第一层间介质层的上表面与所述第一栅极结构的上表面齐平；
所述第二栅极结构的两侧形成有第二层间介质层，所述第二层间介质层的上表面与所述第二栅极结构的上表面齐平；以及
所沉积的缓冲介质层还覆盖所述第一层间介质层和所述第二层间介质层。


4.如权利要求3所述的制造方法，其特征在于，所述缓冲介质层、所述第一层间介质层和所述第二层间介质层均为氧化物。


5.如权利要求2所述的制造方法，其特征在于，利用高密度等离子体工艺、高深宽比工艺或等离子体增强工艺沉积所述缓冲介质层。


6.如权利要求1所述的制造方法，其特征在...

【专利技术属性】
技术研发人员：龚昌鸿，叶婷，胡秀梅，陈建勋，胡展源，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海;31