半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底和位于衬底上的伪鳍部；在伪鳍部露出的衬底上形成隔离层，隔离层覆盖伪鳍部的部分侧壁；在伪鳍部露出的隔离层上形成鳍部；形成鳍部后，去除伪鳍部；去除伪鳍部后，在鳍部露出的衬底上形成隔离结构，隔离结构覆盖鳍部的部分侧壁。后续形成横跨鳍部且覆盖鳍部的部分顶面和部分侧壁的栅极结构后，栅极结构能够直接对被其覆盖的部分鳍部进行控制，而位于隔离结构中的部分鳍部没有被栅极结构覆盖，不易被栅极结构直接控制，因为本发明专利技术实施例鳍部形成在隔离层上，隔离层将鳍部与衬底电隔离，使得位于隔离结构中的鳍部不易发生漏电，优化了半导体结构的电学性能。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(short-channeleffects，SCE)更容易发生。因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底，所述基底包括衬底和位于所述衬底上的伪鳍部；/n在所述伪鳍部露出的所述衬底上形成隔离层，所述隔离层覆盖所述伪鳍部的部分侧壁；/n在所述伪鳍部露出的所述隔离层上形成鳍部；/n形成所述鳍部后，去除所述伪鳍部；/n去除所述伪鳍部后，在所述鳍部露出的所述衬底上形成隔离结构，所述隔离结构覆盖所述鳍部的部分侧壁。/n

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括衬底和位于所述衬底上的伪鳍部；
在所述伪鳍部露出的所述衬底上形成隔离层，所述隔离层覆盖所述伪鳍部的部分侧壁；
在所述伪鳍部露出的所述隔离层上形成鳍部；
形成所述鳍部后，去除所述伪鳍部；
去除所述伪鳍部后，在所述鳍部露出的所述衬底上形成隔离结构，所述隔离结构覆盖所述鳍部的部分侧壁。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述鳍部的步骤包括：采用外延生长法在所述伪鳍部露出的所述衬底上形成鳍部；或者，采用外延生长法在所述伪鳍部露出的所述衬底上形成鳍部材料层，所述鳍部材料层覆盖所述伪鳍部；回刻蚀部分厚度的鳍部材料层，形成鳍部。


3.如权利要求1所述的半导体结构的形成方法，其特征在于，
所述伪鳍部的材料为Si或Ge，所述鳍部的材料为SiGe；
或者，所述伪鳍部的材料为SiGe，所述鳍部的材料为Si；
或者，所述伪鳍部和鳍部的材料均为Si；
或者，所述伪鳍部和鳍部的材料均为SiGe。


4.如权利要求1所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺和干法刻蚀工艺中的一种或两种去除伪鳍部。


5.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述鳍部后，去除所述伪鳍部前还包括：在所述鳍部上形成鳍部掩膜层；以鳍部掩膜层为掩膜采用干法刻蚀工艺去除伪鳍部。


6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述隔离层的步骤包括：在所述伪鳍部露出的所述衬底上形成隔离材料层，所述隔离材料层覆盖所述伪鳍部的部分侧壁；回刻蚀部分厚度的所述隔离材料层，形成所述隔离层；
所述半导体结构的形成方法还包括：在形成所述隔离材料层后，形成所述隔离层前，在所述隔离材料层露出的所述伪鳍部上侧壁上形成侧墙；
形成所述鳍部的步骤中，形成在所述侧墙露出的所述伪鳍部的之间的所述鳍部为底鳍部，形成在所述侧墙与所述侧墙之间的所述鳍部为顶鳍部。


7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述侧墙的厚度为3纳米至10纳米。


8.如权利要求6所述的半导体结构的形成方法，其特征在于，所述侧墙的材料为包括SiO、SiN、SiC、SiON、SiBCN和SiCN中的一种或多种。


9.如权利要求6所述的半导体结构的形成方法，其特征在于，形成侧墙的步骤包括：形成侧墙材料层，所述侧墙材料层保形覆盖所述隔离材料层和露出所述隔离材料层的伪鳍部；去除所述隔离材料层上和伪鳍部上的侧墙材料层，形成所述侧墙。


10.如权利要求6所述的半导体结构的形成方法，其特征在于，所述侧墙覆盖的所述伪鳍部的高度占所述伪鳍部总高度的三分之一至三分之二。


11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述鳍部包括缓冲应变鳍部和位于所述缓冲应变鳍部上的沟道鳍部；
所述半导体结构为PMOS，所述缓冲应变鳍部和沟道鳍部的材料均为SiGe，且所述沟道鳍部中Ge的摩尔体积百分比高...

【专利技术属性】
技术研发人员：王楠，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31