器件测试结构及其制造方法和测试方法技术

本发明专利技术提供了一种器件测试结构及其制造方法和测试方法，所述器件测试结构中，位于半导体衬底上的多晶硅层具有至少一夹角，当对所述半导体衬底中的有源区进行倾斜角度的离子注入时，部分离子因所述夹角的遮挡而使得所述有源上形成阴影区域，由于该阴影区域是由夹角的遮挡所导致，故相对于一字型多晶硅层，能够形成阴影区域，故而能够测得由阴影效应造成的漏电流，如此，在调整所述阴影区域相对于所述有源区的大小，以获得所述漏电流关于所述阴影区域大小的函数后，可根据目标晶片的有源区上阴影区域的面积大小，准确获得该目标晶片有源区上阴影区域导致的漏电流的大小。

【技术实现步骤摘要】
器件测试结构及其制造方法和测试方法
本专利技术涉及半导体
，特别涉及一种器件测试结构及其制造方法和测试方法。
技术介绍
随着芯片不同应用场景的不断拓宽，对芯片的功耗提出越来越严格的要求。芯片功耗的来源主要源自于芯片上器件本身的漏电以及芯片设计方面带来的漏电。现有技术中，为了减少器件由短沟道效应引起的穿通(punchthrough)，通常会在轻掺杂漏区进行离子注入(pocketIMP)时，采用倾斜角度的离子注入。虽然这道倾斜角度的离子注入能够有效减少由短沟道效应引起的穿通，但也可能引发由阴影效应产生的漏电，该阴影效应是由于在对轻掺杂漏区进行倾斜角度的离子注入时，部分离子由于被多晶硅遮挡使得在轻掺杂漏区上形成阴影区域。通常，由阴影效应造成的漏电流较小，从而不易被测量。目前，在对晶片进行晶片允收测试(WAT)时，会测量晶片中的漏电流(包括阴影效应造成的漏电流)。在测量晶片中的漏电流时，通常需借助一种特殊的器件测试结构，该器件测试结构包括有源区(ACT)和设置在有源区上的多晶硅层。而在测量晶片中由阴影效应造成的漏电流时，会对有源区进行倾斜角度的离子注入，以通过多晶硅层的遮挡，使得在该有源区上产生阴影效应，并通过对该器件测试结构中有源区的宽度和多晶硅层的长度进行不同的组合，以获得不同大小的阴影区域，进而可以获得不同大小的阴影区域造成的漏电流，从而可以在目标晶片的有源区上阴影区域的面积大小已知的情况下，获取所述晶片因有源区上阴影区域造成的漏电流的大小。然而，现有的器件测试结构，在对有源区进行倾斜角度的离子注入以形成阴影效应时，尽管对有源区的宽度和多晶硅层的长度进行了不同的组合，依旧无法形成阴影区域进而导致无法产生阴影效应，从而无法测出有阴影效应造成的漏电流的问题。
技术实现思路
本专利技术的目的在于提供一种器件测试结构及其制造方法和测试方法，以至少解决现有器件测试结构无法形成阴影效应而使得阴影效应导致的漏电流无法被测量的问题。专利技术人发现，现有器件测试结构，之所以在对有源区进行倾斜角度的离子注入以形成阴影效应时，无法产生阴影效应，是由于该器件测试结构中，多晶硅层为一字型，从而使得无论有源区的宽度和多晶硅的长度怎样变化，始终无法在有源区上形成阴影区域，也即无法产生阴影效应。有鉴于此，为解决上述技术问题，本专利技术提供一种器件测试结构的制造方法，所述器件测试结构的制造方法包括：提供一半导体衬底，在所述半导体衬底中形成有源区；形成多晶硅层，所述多晶硅层与所述半导体衬底的相对位置可调，至少部分所述多晶硅层覆盖所述有源区的部分表面，且所述多晶硅层具有至少一夹角；对所述有源区进行倾斜角度的离子注入，以使部分离子被所述夹角遮挡而使得所述有源区上形成阴影区域。可选的，在所述的器件测试结构的制造方法中，所述多晶硅层包括第一多晶硅部和第二多晶硅部，所述第一多晶硅部和所述第二多晶硅部呈L型连接以构成一所述夹角。可选的，在所述的器件测试结构的制造方法中，所述多晶硅层包括第一多晶硅部和第二多晶硅部，所述第一多晶硅部和所述第二多晶硅部呈T型连接以构成两个所述夹角。可选的，在所述的器件测试结构的制造方法中，所述第一多晶硅部和所述第二多晶硅部中的一者沿所述有源区的宽度方向覆盖所述有源区的部分表面，另一者在所述有源区的外围沿所述有源区的长度方向布置。可选的，在所述的器件测试结构的制造方法中，所述多晶硅层包括第一多晶硅部、第二多晶硅部和第三多晶硅部，所述第一多晶硅部、所述第二多晶硅部和所述第三多晶硅部依次相连接，且呈H型连接，以构成多个所述夹角。可选的，在所述的器件测试结构的制造方法中，所述第二多晶硅部沿所述有源区的宽度方向覆盖所述有源区的部分表面，所述第一多晶硅部和所述第三多晶硅部分别位于所述有源区的相对的两侧，且沿所述有源区的长度方向布置。为解决上述技术问题，本专利技术还提供一种利用上述器件测试结构的制造方法制造的器件测试结构，所述器件测试结构包括：衬底和多晶硅层，所述衬底包括有源区，所述多晶硅层相对所述半导体衬底的位置可调地设置于所述有源区上，至少部分所述多晶硅层覆盖所述有源区的部分表面，且所述多晶硅层具有至少一夹角，所述夹角用于在对所述有源区进行倾斜角度的离子注入时，使部分离子被遮挡而使得所述有源区上形成阴影区域。为解决上述技术问题，本专利技术还提供一种如上所述的器件测试结构的测试方法，所述测试方法包括：测量所述器件测试结构中所述阴影区域产生的漏电流；调整所述阴影区域相对于所述有源区的大小；测量不同所述阴影区域大小的所述器件测试结构中所述阴影区域产生的漏电流，以获得所述漏电流关于所述阴影区域大小的函数，所述函数用于当一晶片的有源区上阴影区域的面积大小已知时，获取所述晶片因所述有源区上阴影区域而导致的漏电流的大小。可选的，在所述的器件测试结构的测试方法中，所述调整所述阴影区域相对于所述有源区的大小的方法包括：调整所述多晶硅层覆盖所述有源区的面积大小；和/或，调整所述夹角相对于所述有源区的位置；和/或，调整所述有源区的宽度。可选的，在所述的器件测试结构的测试方法中，所述函数为正比例函数。本专利技术提供的器件测试结构及其制造方法和测试方法，在所述器件测试结构中，位于半导体衬底上的多晶硅层具有至少一夹角，当对所述半导体衬底中的有源区进行倾斜角度的离子注入时，部分离子因所述夹角的遮挡而使得所述有源区上形成阴影区域，由于该阴影区域是由夹角的遮挡所导致的，故相对于一字型的多晶硅层，能够形成阴影区域，故而根据阴影区域的面积能够测得由阴影效应造成的漏电流。如此，在通过调整所述阴影区域相对于所述有源区的大小，以获得所述漏电流关于所述阴影区域大小的函数后，可根据目标晶片的有源区上阴影区域的面积大小，准确获得该目标晶片有源区上阴影区域导致的漏电流的大小。因此，本专利技术不仅解决了现有器件测试结构无法形成阴影效应而使得阴影效应导致的漏电流无法被测量的问题，还可以在已知目标晶片的有源区上阴影区域的面积大小时，准确获得该目标晶片有源区上阴影区域导致的漏电流的大小。附图说明图1为现有技术中器件测试结构的结构示意图；图2为本实施例提供的器件测试结构的制造方法的流程图；图3为本实施例提供的器件测试结构中多晶硅层为L型的结构示意图；图4为本实施例提供的器件测试结构中多晶硅层为T型的结构示意图；图5为本实施例提供的器件测试结构中多晶硅层为H型的结构示意图；图6为本实施例提供的器件测试结构的测试方法的流程图；图7为本实施例提供的调整多晶硅层覆盖有源区的面积大小后的结构示意图；图8为本实施例提供的调整夹角相对于有源区的位置后的结构示意图；图9为本实施例提供的调整有源区的宽度后的结构示意图；其中，各附图标记说明如下：10-半导体衬底；11-有源区；20-多晶硅层；21-夹角；22-第一多晶硅部；23-第二多晶硅部；24-第三多晶硅部；30-阴影区域；d-第一多晶硅部距有源区的距离。具体本文档来自技高网...

【技术保护点】
1.一种器件测试结构的制造方法，其特征在于，所述器件测试结构的制造方法包括：/n提供一半导体衬底，并在所述半导体衬底中形成有源区；/n形成多晶硅层，所述多晶硅层与所述半导体衬底的相对位置可调，至少部分所述多晶硅层覆盖所述有源区的部分表面，且所述多晶硅层具有至少一夹角；/n对所述有源区进行倾斜角度的离子注入，以使部分离子被所述夹角遮挡而使得所述有源区上形成阴影区域。/n

【技术特征摘要】
1.一种器件测试结构的制造方法，其特征在于，所述器件测试结构的制造方法包括：
提供一半导体衬底，并在所述半导体衬底中形成有源区；
形成多晶硅层，所述多晶硅层与所述半导体衬底的相对位置可调，至少部分所述多晶硅层覆盖所述有源区的部分表面，且所述多晶硅层具有至少一夹角；
对所述有源区进行倾斜角度的离子注入，以使部分离子被所述夹角遮挡而使得所述有源区上形成阴影区域。


2.根据权利要求1所述的器件测试结构的制造方法，其特征在于，所述多晶硅层包括第一多晶硅部和第二多晶硅部，所述第一多晶硅部和所述第二多晶硅部呈L型连接以构成一所述夹角。


3.根据权利要求1所述的器件测试结构的制造方法，其特征在于，所述多晶硅层包括第一多晶硅部和第二多晶硅部，所述第一多晶硅部和所述第二多晶硅部呈T型连接以构成两个所述夹角。


4.根据权利要求2或3所述的器件测试结构的制造方法，其特征在于，所述第一多晶硅部和所述第二多晶硅部中的一者沿所述有源区的宽度方向覆盖所述有源区的部分表面，另一者在所述有源区的外围沿所述有源区的长度方向布置。


5.根据权利要求1所述的器件测试结构的制造方法，其特征在于，所述多晶硅层包括第一多晶硅部、第二多晶硅部和第三多晶硅部，所述第一多晶硅部、所述第二多晶硅部和所述第三多晶硅部依次相连接，且呈H型连接，以构成多个所述夹角。


6.根据权利要求5所述的器件测试结构的制造方法，其特征在于，所述第二多晶硅部沿所述有源区的宽度方向覆盖所...

【专利技术属性】
技术研发人员：孙访策，张明，黄冲，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31