具有导电柱的半导体封装及其制造方法技术

提供了一种半导体封装及其制造方法。半导体封装包括：第一再分布结构；设置在第一再分布结构上的第一半导体芯片；设置在第一再分布结构上的导电柱；覆盖第一再分布结构的上表面的密封物；以及设置在密封物上的第二再分布结构。密封物的上表面具有开口，开口暴露出导电柱的上表面。第二再分布结构包括布线图案以及将布线图案连接至导电柱的连接过孔。

【技术实现步骤摘要】
具有导电柱的半导体封装及其制造方法相关申请的交叉引用本专利申请要求于2019年2月22日向韩国知识产权局(KIPO)递交的韩国专利申请No.10-2019-0021100的优先权，其公开内容通过全文引用合并于此。
本专利技术构思涉及一种具有导电柱的半导体封装及其制造方法。
技术介绍
随着半导体器件变得高度集成，正在凸显对半导体芯片和其上安装有半导体芯片的半导体封装进行集成和小型化的技术。为了制造薄半导体封装，已经开发了扇出型晶片级封装技术，在该技术中在半导体芯片而不是印刷电路板下方形成再分布层。同时，随着半导体芯片变得小型化，焊球之间的间隔减小，从而存在处理焊球变得困难的问题。为了解决这个问题，已经提出了扇出型晶片级封装。
技术实现思路
本专利技术构思旨在提供一种制造半导体封装的方法。该工艺可以帮助去除在研磨工艺中产生的残留物。根据本专利技术构思的示例性实施例的半导体封装包括：第一再分布结构；第一半导体芯片，设置在第一再分布结构上；导电柱，设置在第一再分布结构上，并与第一半导体芯片相邻；第一密封物，覆盖第一再分布结构的上表面、第一半导体芯片的下表面和侧表面以及导电柱的侧表面，第一密封物的上表面中形成有开口，开口暴露出导电柱的上表面；以及第二再分布结构，设置在第一密封物上并连接至导电柱，其中，第二再分布结构包括布线图案和连接过孔，连接过孔填充开口的至少一部分并连接至导电柱。根据本专利技术构思的示例性实施例的半导体封装包括：第一再分布结构；第一半导体芯片，设置在第一再分布结构上；多个导电柱，设置在第一再分布结构上，并与第一半导体芯片相邻；密封物，覆盖第一再分布结构的上表面、第一半导体芯片和多个导电柱的侧表面，密封物的上表面中形成有开口，开口暴露出多个导电柱的上表面；以及第二再分布结构，设置在密封物上，并连接至多个导电柱。第二再分布结构可以包括布线图案以及形成在布线图案上的连接过孔，连接过孔连接到多个导电柱。从第一再分布结构的上表面到密封物的上表面的高度大于从第一再分布结构的上表面到多个导电柱中的至少一个的上表面的高度。根据本专利技术构思的示例性实施例的制造半导体封装的方法包括：在第一载体上形成第一再分布结构；在第一再分布结构上形成多个导电柱；将第一半导体芯片安装在第一再分布结构上以与多个导电柱相邻；形成密封物，密封物被配置为覆盖第一再分布结构的上表面、多个导电柱和第一半导体芯片；研磨多个导电柱和密封物，使得暴露出第一半导体芯片的上表面；去除研磨工艺中产生的残留物；以及形成连接到多个导电柱的第二再分布结构。附图说明通过参考附图详细描述本专利技术构思的示例性实施例，本专利技术构思的上述和其他目的、特征和优点对于本领域普通技术人员将变得更加清楚，在附图中：图1至图7、图9、图10和图12至图15是根据用于描述根据本专利技术构思的一个示例性实施例的制造半导体封装的方法的工艺序列而示出的截面图。图8是图7中所示的半导体封装的局部放大图。图11是图10中所示的半导体封装的局部放大图。图16至图18是根据本专利技术构思的另一实施例的半导体封装的截面图。图19至图22是根据用于描述根据本专利技术构思的一个示例性实施例的制造半导体封装的方法的工艺序列而示出的截面图。图23是图22中所示的半导体封装的局部放大图。图24是根据本专利技术构思的另一实施例的半导体封装的截面图。具体实施方式图1至图7、图9、图10和图12至图15是根据用于描述根据本专利技术构思的一个示例性实施例的制造半导体封装的方法的工艺序列而示出的截面图。根据本专利技术构思的一个示例性实施例的制造半导体封装的方法可以包括：在第一载体上形成第一再分布结构；在第一再分布结构上形成导电柱；在第一再分布结构上安装第一半导体芯片；形成覆盖第一再分布结构的上表面、导电柱和第一半导体芯片的密封物；研磨导电柱和密封物，使得暴露出第一半导体芯片的上表面；去除在研磨工艺中产生的残留物；以及在第一半导体芯片和密封物上形成连接到导电柱的第二再分布结构。此外，根据本专利技术构思的一个示例性实施例的制造半导体封装的方法还可以包括：在第二再分布结构上安装第二半导体芯片，并且形成覆盖第二再分布结构的上表面和第二半导体芯片的密封物。在下文中，将参照图1至图15描述如上所述构造的根据本专利技术构思的示例性实施例的制造半导体封装的方法。参考图1，执行提供第一载体102的工艺。可以在第一载体102上设置脱离膜104。第一载体102可以是玻璃载体、陶瓷载体、硅晶片等。脱离膜104可以由多层构成，并且可以包括例如粘合层和脱离层。脱离膜104可以用于将要在脱离膜104上形成的结构结合到第一载体102。此外，脱离膜104可以与第一载体102一起从下面将要描述的上部结构去除，并且可以包括基于聚合物的材料。在一个示例性实施例中，脱离膜104可以包括光热转换(LTHC)脱离涂层材料，并且可以通过加热进行热脱离。在另一示例性实施例中，脱离膜104可以包括通过紫外(UV)光脱离的UV粘合剂。此外，脱离膜104可以通过物理方法脱离。脱离膜104可以以液态或固化状态涂敷，或者可以是层压在第一载体102上的层压膜。脱离膜104的上表面可以是平坦的，并且可以具有高共面性。参考图2，执行在第一载体102上形成第一再分布结构110的工艺。例如，第一再分布结构110可以设置在脱离膜104上。第一再分布结构110可以由多层组成。第一再分布结构110的每一层可以包括层间绝缘层112和布线图案114。第一再分布结构110可以进一步包括过孔116。过孔116可以电连接第一再分布结构110的不同层的相应布线图案114。过孔116可以具有圆柱形状以及渐缩形状。此外，过孔116可以与布线图案114一体且同质地形成(例如，由相同导电材料层的整体或部分形成)。层间绝缘层112可以使各个布线图案114和过孔116彼此电绝缘并且与外部电绝缘。因此，第一再分布结构110可以包括多条布线(每条布线通过将第一再分布结构110的不同层的若干布线图案114与对应的过孔116连接而形成)，从而提供从第一再分布结构110底部的一个位置到第一再分布结构110顶部的另一位置的电信号路径或电力路径。尽管图2示出了这种布线要在第一再分布结构110的同一竖直截面内形成的位置，但这是出于解释的目的；布线图案114可以在不同的方向上(例如，在图2的页面的面内和面外方向上，更广泛地，在相对于图2的左右方向上和/或在相对于这种方向倾斜的水平方向上)延伸，从而第一再分布结构的顶表面和底表面处的布线终止点(例如，由第一再分布结构形成的电信号路径和电力路径的终点)不需要彼此对应，并且可以基于半导体封装和半导体封装中包封的半导体芯片的各种设计标准来定位。层间绝缘层112可以是可使用光刻工艺进行图案化的光敏材料。例如，层间绝缘层112可以是聚合物，例如聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等。在另一示例性实施例中，层间绝缘层112可以包括选自氮化硅、氧化硅、磷硅玻璃(PSG)、硼本文档来自技高网...

【技术保护点】
1.一种半导体封装，包括：/n第一再分布结构；/n第一半导体芯片，设置在所述第一再分布结构上；/n导电柱，设置在所述第一再分布结构上，并与所述第一半导体芯片相邻；/n第一密封物，覆盖所述第一再分布结构的上表面、所述第一半导体芯片的下表面和侧表面、以及所述导电柱的侧表面，所述第一密封物的上表面中形成有开口，所述开口暴露出所述导电柱的上表面；和/n第二再分布结构，设置在所述第一密封物上并连接至所述导电柱，其中，所述第二再分布结构包括布线图案和连接过孔，所述连接过孔填充所述开口的至少一部分并连接至所述导电柱。/n

【技术特征摘要】
20190222 KR 10-2019-00211001.一种半导体封装，包括：
第一再分布结构；
第一半导体芯片，设置在所述第一再分布结构上；
导电柱，设置在所述第一再分布结构上，并与所述第一半导体芯片相邻；
第一密封物，覆盖所述第一再分布结构的上表面、所述第一半导体芯片的下表面和侧表面、以及所述导电柱的侧表面，所述第一密封物的上表面中形成有开口，所述开口暴露出所述导电柱的上表面；和
第二再分布结构，设置在所述第一密封物上并连接至所述导电柱，其中，所述第二再分布结构包括布线图案和连接过孔，所述连接过孔填充所述开口的至少一部分并连接至所述导电柱。


2.根据权利要求1所述的半导体封装，其中，从所述第一再分布结构的上表面到所述导电柱的上表面的高度小于从所述第一再分布结构的上表面到所述第一半导体芯片的上表面的高度。


3.根据权利要求1所述的半导体封装，其中，所述导电柱具有凹入的上表面。


4.根据权利要求1所述的半导体封装，其中，所述导电柱具有凸出的上表面。


5.根据权利要求1所述的半导体封装，还包括第二半导体芯片，所述第二半导体芯片设置在所述第二再分布结构上，
其中，所述第二半导体芯片电连接至所述导电柱。


6.根据权利要求1所述的半导体封装，其中，所述第二再分布结构包括连接至所述导电柱的连接过孔以及设置在所述连接过孔上的布线图案。


7.根据权利要求6所述的半导体封装，其中，所述连接过孔包括下表面，该下表面的宽度等于所述导电柱的宽度。


8.根据权利要求7所述的半导体封装，其中，所述连接过孔包括上表面，该上表面的宽度大于所述导电柱的宽度。


9.根据权利要求1所述的半导体封装，还包括设置在所述第一半导体芯片的下表面上的多个凸块，其中，所述第一密封物覆盖所述多个凸块中的每一个的侧表面。


10.根据权利要求1所述的半导体封装，还包括形成在所述第二再分布结构上的第二半导体芯片。


11.根据权利要求1所述的半导体封装，还包括形成在所述第二再分布结构上的上封装以及所述上封装的下表面上的连接构件，所述连接构件将所述上封装和所述第二再分布结构电连接，并且
其中，所述上封装包括第二半导体芯片以及覆盖所述第二半导体芯片的上表面和侧表面的第二密封物，并且所述上封装的下表面与所述第二再分布结构的上表面间隔开。


12.一种半导体封装，包括：
第一再分布结构；
第一半导体芯片，设置在所述第一再分布结构上；
多个导电柱，设置在所...

【专利技术属性】
技术研发人员：全光宰，金东奎，朴正镐，张延镐，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR