集成电路的漏电测试方法技术

本发明专利技术公开了集成电路的漏电测试方法，包括如下步骤：S1：选取多个检测构件，将多个检测构件呈矩阵状排列；S2：将多个检测构件的接触端和待测集成电路上的待测点接触；S3：将检测构件的另一端通过导线接地，在检测构件的检测端和接地端之间设置检测电阻，此时接触点、检测电阻和接地点之间形成回路。本发明专利技术通过在集成电路板的若干个矩阵状分布的检测构件，通过讲检测构件的接触端和集成电路的检测点连接，检测构件的接地端接地，使得集成电路、检测构件和大地构成回路，再通过检测检测构件上检测电阻两端的电压，通过A/D转换机转换压缩数值，利用单片机进行计算出电流数值，进而能够精准的检测道集成电路漏电位置和漏电的电流大小。

【技术实现步骤摘要】
集成电路的漏电测试方法
本专利技术属于集成电路
，具体为集成电路的漏电测试方法。
技术介绍
集成电路是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。目前，集成电路的漏电检测方法大多只是对集成电路板上的漏电位置进行检测，不能准确的检测漏电的电流大小，且现有的集成电路的漏电检测方法检测比较复杂，操作较为麻烦。
技术实现思路
本专利技术的目的在于：为了解决集成电路的漏电的准确位置和漏电电流大小的问题，提供集成电路的漏电测试方法。本专利技术采用的技术方案如下：集成电路的漏电测试方法，包括如下步骤：S1：选取多个检测构件，将多个检测构件呈矩阵状排列；S2：将多个检测构件的接触端和待测集成电路上的待测点接触；S3：将检测构件的另一本文档来自技高网...

【技术保护点】
1.集成电路的漏电测试方法，其特征在于，包括如下步骤：/nS1：选取多个检测构件，将多个检测构件呈矩阵状排列；/nS2：将多个检测构件的接触端和待测集成电路上的待测点接触；/nS3：将检测构件的另一端通过导线接地，在检测构件的检测端和接地端之间设置检测电阻，此时接触点、检测电阻和接地点之间形成回路，根据欧姆定律：I＝V/R，当有电流流过检测电阻时，检测电阻的两端形成电压差，因为串联电路电流处处相等，所以检测电阻上的电流，就是集成电路的的漏电流；/nS4：利用A/D转换模块将检测电阻的两端的压降转化呈电压数值，由单片机进行内部运算，计算得出漏电的电流值。/n

【技术特征摘要】
1.集成电路的漏电测试方法，其特征在于，包括如下步骤：
S1：选取多个检测构件，将多个检测构件呈矩阵状排列；
S2：将多个检测构件的接触端和待测集成电路上的待测点接触；
S3：将检测构件的另一端通过导线接地，在检测构件的检测端和接地端之间设置检测电阻，此时接触点、检测电阻和接地点之间形成回路，根据欧姆定律：I＝V/R，当有电流流过检测电阻时，检测电阻的两端形成电压差，因为串联电路电流处处相等，所以检测电阻上的电流，就是集成电路的的漏电流；
S4：利用A/D转换模块将检测电阻的两端的压降转化呈电压数值，由单片机进行内部运算，计算得出漏电的电流值。


2.如权利要求1所述的集成电路的漏电测试方法，其特征在于：所述S4中计算得出漏电电流值通过显示器进行显示。


3.如权利要求1所述的集成电路的漏电测试方法，其特征在于：所述S2...

【专利技术属性】
技术研发人员：徐龙华，
申请(专利权)人：上海岱矽集成电路有限公司，
类型：发明
国别省市：上海;31