三维垂直阻变存储器阵列及其操作方法、装置、设备及介质制造方法及图纸

一种三维垂直阻变存储器阵列及其操作方法、装置、设备及介质。该操作方法包括：选中三维垂直阻变存储器阵列中的特定阻变存储器作为选中单元进行编程操作。上述编程操作包括：在选中单元所在的字线、位线和选择线分别对应施加电压V

【技术实现步骤摘要】
三维垂直阻变存储器阵列及其操作方法、装置、设备及介质
本公开属于半导体器件及集成电路领域，涉及一种三维垂直阻变存储器阵列及其操作方法、装置、设备及介质，具体是一种降低三维垂直阻变存储器阵列的误编程和能耗的编程操作方法以及可单独读取同字线/位线的任意单元(单一或多个)的读取操作方法，执行上述操作方法的三维垂直阻变存储器阵列，施加上述操作方法的操作装置，另外还涉及电子设备及计算机可读存储介质。
技术介绍
随着移动智能终端、物联网的快速发展与普及，电子设备的数量急剧增长，伴随而来的是庞大数据量的产生，这就对存储和计算提出了更高的要求。传统基于电荷存储的闪存(Flash)存储器的可靠性随着技术节点的缩小而不断恶化，因此，多种新型存储器被提出并被广泛研究。其中，阻变存储器由于其具有编程能耗低、读写速度快、可高度集成、与互补金属氧化物半导体(CMOS)工艺兼容等优点，被认为是用于片内嵌入式存储最有潜力的竞争者之一。在平面结构中，采用十字交叉阵列结构可使阻变存储器达到最高集成度(4F2/bit，F为特征尺寸，bit表示位或者称为比特)，而想进一步提高集成度，三维垂直集成是一种有效而节省成本的方法。但已有的操作方案编程电压的选择对于未选中单元仍存在较高的误编程操作，这对于高性能存储和存算一体化的发展都是非常不利的。另外，已有的读取操作方案都为行/列并行读取，而不能针对单一或特定多个器件进行读操作。因此，有必要提供一种三维垂直阻变存储器阵列的编程操作方法，能够避免误编程操作，或者说降低误编程的概率。有必要提供一种三维垂直阻变存储器阵列的读取操作方法，能够针对单一或特定多个器件进行读操作。
技术实现思路
本公开提供了一种三维垂直阻变存储器阵列的三维垂直阻变存储器阵列及其操作方法、装置、设备及介质，以至少部分解决以下技术问题：提供一种三维垂直阻变存储器阵列的编程操作方法，能够降低误编程的概率，以避免误编程操作；还提供一种三维垂直阻变存储器阵列的读取操作方法，能够针对同字线/位线的单一或特定多个器件进行读操作。为了解决上述技术问题，本公开的第一个方面提供了一种三维垂直阻变存储器阵列的操作方法。该操作方法包括：选中三维垂直阻变存储器阵列中的特定阻变存储器作为选中单元进行编程操作。上述编程操作包括：在选中单元所在的字线、位线和选择线分别对应施加电压Vdd、0和Von1；在与选中单元对应不同选择线的第一非选中单元所在的选择线施加零电压；以及在与选中单元对应同一选择线的第二非选中单元对应的字线和位线中，除去选中单元所在字线和位线之外，其余字线施加电压V1，其余位线施加电压V2；其中，电压V1、V2满足：使得所有第二非选中单元的电压降均小于Vdd/2。在本公开的一实施例中，该操作方法中，电压V1的取值满足：Vdd/2＜V1＜Vset，电压V2的取值满足：Vdd/2＜V2＜Von1-Vth，其中，Vth表示选通晶体管的开启电压；Vset表示阻变存储器的置位电压。在本公开的一实施例中，上述操作方法还包括：选中三维垂直结构阻变储存器阵列中的特定一个阻变存储器或处于同一字线/位线的特定多个阻变存储器作为选中单元进行读取操作。该读取操作包括：在选中单元所在的字线、位线和选择线分别对应施加电压：读取电压Vr、0、Von2；在与选中单元对应不同选择线的第一非选中单元所在的选择线施加零电压；以及在与选中单元对应同一选择线的第二非选中单元对应的字线和位线中，除去选中单元所在字线和位线之外，其余字线施加电压0，其余位线施加电压V3；其中，电压Von2、V3的取值满足：Von2-V3＜Vth≤Von2。在本公开的一实施例中，上述三维垂直阻变存储器阵列包括：平面导体层和绝缘层依次堆叠的叠层结构；垂直贯穿该叠层结构的柱状电极；环绕于该柱状电极外围的阻变介质层；在叠层结构与柱状电极的相交处形成的包含平面导体层、阻变介质层和柱状电极的阻变存储器，其中，所述平面导体层和所述柱状电极分别作为该阻变存储器的两个电极；同时所述平面导体层作为字线，所述柱状电极的底部通过选通晶体管连接至位线，选通晶体管的栅极与选择线连接，基于选择线控制选通晶体管的开启。本公开的第二个方面还提供了一种三维垂直阻变存储器阵列，用于执行上述提及的任一种操作方法。本公开的第三个方面还提供了一种三维垂直阻变存储器阵列的操作装置。该操作装置包括：编程操作单元，用于选中三维垂直阻变存储器阵列中的特定阻变存储器作为选中单元进行编程操作。上述编程操作单元包括：第一编程电压控制子单元，用于在选中单元所在的字线、位线和选择线分别对应施加电压Vdd、0和Von1；第二编程电压控制子单元，用于在与选中单元对应不同选择线的第一非选中单元所在的选择线施加零电压；以及第三编程电压控制子单元，用于在与选中单元对应同一选择线的第二非选中单元对应的字线和位线中，除去选中单元所在字线和位线之外，其余字线施加电压V1，其余位线施加电压V2；其中，电压V1、V2满足：使得所有第二非选中单元的电压降均小于Vdd/2。在本公开的一实施例中，该操作装置中，电压V1的取值满足：Vdd/2＜V1＜Vset，电压V2的取值满足：Vdd/2＜V2＜Von1-Vth，其中，Vth表示选通晶体管的开启电压；Vset表示阻变存储器的置位电压。在本公开的一实施例中，上述操作装置还包括：读取操作单元，用于选中三维垂直结构阻变储存器阵列中的特定一个阻变存储器或处于同一字线/位线的特定多个阻变存储器作为选中单元进行读取操作。上述读取操作单元包括：第一读取电压控制子单元，用于在选中单元所在的字线、位线和选择线分别对应施加电压：读取电压Vr、0、Von2；第二读取电压控制子单元，用于在与选中单元对应不同选择线的第一非选中单元所在的选择线施加零电压；以及第三读取电压控制子单元，用于在与选中单元对应同一选择线的第二非选中单元对应的字线和位线中，除去选中单元所在字线和位线之外，其余字线施加电压0，其余位线施加电压V3；其中，电压Von2、V3的取值满足：Von2-V3＜Vth≤Von2。本公开的第四个方面还提供了一种电子设备，该电子设备包括：一个或多个处理器，存储器，用于存储一个或多个计算机程序，其中，当一个或多个计算机程序被一个或多个处理器执行时，使得上述一个或多个处理器实现上述提及的任一种操作方法。根据本公开的第五个方面还提供了一种计算机可读存储介质，该计算机可读存储介质上存储有可执行指令，该可执行指令被处理器执行时使处理器实现上述提及的任一种操作方法。从上述技术方案可以看出，本公开提供的三维垂直阻变存储器阵列及其操作方法、装置、设备及介质，至少具有以下有益效果：(1)进行编程操作时，通过控制选中单元和非选中单元(包括第一非选中单元和第二非选中单元)对应施加的电压取值，使得非选中单元上的电压降尽可能的小，以满足所有非选中单元上的电压降均小于编程操作对应电压的一半，从而在编程操作(或者称为写操作)时克服了由于阻变存储器自身压降及对应的编程电压的涨落而导致的误编程操作，降低了误编程本文档来自技高网...

【技术保护点】
1.一种三维垂直阻变存储器阵列的操作方法，其特征在于，所述操作方法包括：/n选中所述三维垂直阻变存储器阵列中的特定阻变存储器作为选中单元进行编程操作，所述编程操作包括：/n在选中单元所在的字线、位线和选择线分别对应施加电压V

【技术特征摘要】
1.一种三维垂直阻变存储器阵列的操作方法，其特征在于，所述操作方法包括：
选中所述三维垂直阻变存储器阵列中的特定阻变存储器作为选中单元进行编程操作，所述编程操作包括：
在选中单元所在的字线、位线和选择线分别对应施加电压Vdd、0和Von1；
在与选中单元对应不同选择线的第一非选中单元所在的选择线施加零电压；以及
在与选中单元对应同一选择线的第二非选中单元对应的字线和位线中，除去选中单元所在字线和位线之外，其余字线施加电压V1，其余位线施加电压V2；其中，所述电压V1、V2满足：使得所有第二非选中单元的电压降均小于Vdd/2。


2.根据权利要求1所述的操作方法，其特征在于，所述电压V1的取值满足：Vdd/2＜V1＜Vset，所述电压V2的取值满足：Vdd/2＜V2＜Von1-Vth，其中，Vth表示选通晶体管的开启电压；Vset表示阻变存储器的置位电压。


3.根据权利要求1所述的操作方法，其特征在于，所述操作方法还包括：
选中所述三维垂直结构阻变储存器阵列中的特定一个阻变存储器或处于同一字线/位线的特定多个阻变存储器作为选中单元进行读取操作，所述读取操作包括：
在选中单元所在的字线、位线和选择线分别对应施加电压：读取电压Vr、0、Von2；
在与选中单元对应不同选择线的第一非选中单元所在的选择线施加零电压；以及
在与选中单元对应同一选择线的第二非选中单元对应的字线和位线中，除去选中单元所在字线和位线之外，其余字线施加电压0，其余位线施加电压V3；其中，所述电压Von2、V3的取值满足：Von2-V3＜Vth≤Von2。


4.根据权利要求1-3中任一项所述的操作方法，其特征在于，所述三维垂直阻变存储器阵列包括：
平面导体层和绝缘层依次堆叠的叠层结构；
垂直贯穿该叠层结构的柱状电极；
环绕于该柱状电极外围的阻变介质层；
在叠层结构与柱状电极的相交处形成的包含平面导体层、阻变介质层和柱状电极的阻变存储器，其中，所述平面导体层和所述柱状电极分别作为该阻变存储器的两个电极；同时所述平面导体层作为字线，所述柱状电极的底部通过选通晶体管连接至位线，选通晶体管的栅极与选择线连接，基于选择线控制选通晶体管的开启。


5.一种三维垂直阻变存储器阵列，其特征在于，用于执行权利要求1-4中任一项所述的操作方法。

【专利技术属性】
技术研发人员：黄鹏，冯玉林，刘力锋，刘晓彦，康晋锋，
申请(专利权)人：北京大学，
类型：发明
国别省市：北京;11