考虑多输入切换的操作时序分析装置和方法制造方法及图纸

提供一种考虑多输入切换(MIS)的半导体器件的操作时序分析装置，包括：时序输入单元，其生成构成半导体器件的多个单元中的每一个的MIS模型；以及MIS分析器，其接收多个单元中的每一个的时序数据并基于MIS模型和时序数据动态地计算MIS系数。

【技术实现步骤摘要】
考虑多输入切换的操作时序分析装置和方法相关申请的交叉引用要求于2019年1月25日在韩国知识产权局(KIPO)提交的韩国专利申请第10-2019-0009811号的优先权，其主题通过引用结合于此。
本专利技术构思的实施例涉及提供与包括提供多输入切换(MIS)的元件或组件的半导体器件有关的操作时序分析的装置和方法。
技术介绍
当代半导体器件在其设计、性能表征、制造和操作方面非常复杂。各种各样的电信号在各种电路、子电路、组件、电路元件等(以下统称为“元件”)之间被产生、传输、路由和接收(以下统称为“通信”)。示例性半导体元件至少包括诸如与、与非、或、或非门的逻辑元件，以及它们的组合(例如，所谓的“与-或-反相”或“AOI”门)。一些半导体元件仅接收单个信号输入(单输入切换或SIS)，而其他半导体元件接收多个信号输入(多输入切换或MIS)。这里，许多MIS元件包括响应于一个或多个信号并行操作的多个晶体管。一般而言，与MIS元件相关联的信号延迟比与SIS元件相关联的信号延迟短。考虑到当代半导体器件的设计中所涉及的总体复杂性，在该过程中许多自动化工具被使用并不奇怪。在这种电子设计自动化(EDA)工具中，必须理解各种信号传播考虑因素和信号时序关系以改善所得半导体器件的整体性能。不幸的是，许多半导体元件(例如，逻辑单元)的许多信号性能分析基于SIS元件行为预测做出假设。因此，由这些假设引起的分析可能无法准确反映MIS元件的实际操作。在极端情况下，没有被很好理解和没有被充分设计的半导体性能可能导致操作失败(例如，信号保持时间失败)。
技术实现思路
本专利技术构思的实施例提供了对半导体器件中的多输入切换(MIS)元件(例如，逻辑门或单元)进行建模的装置和方法。本专利技术构思的实施例提供了一种半导体器件的MIS分析装置和方法，其能够通过在分析半导体器件的操作时序时使用基于图形的分析(GBA)方法精确地反映MIS分析来提高操作时序分析的准确度和效率。根据本专利技术构思的实施例的包括MIS元件的半导体器件的操作时序分析装置包括时序输入单元和MIS分析器。时序输入单元生成构成半导体器件的多个单元中的每一个单元的MIS模型。MIS分析器接收多个单元中的每个单元的时序数据，并基于MIS模型和时序数据动态地计算MIS系数。根据本专利技术构思的实施例的用于考虑MIS效应的半导体器件的操作时序分析装置包括静态时序分析(STA)模块和MIS分析器。STA模块生成构成半导体器件的多个单元中的每个单元的时序数据。MIS分析器接收多个单元中的每个单元的MIS模型，并基于MIS模型和时序数据动态地计算MIS系数。根据本专利技术构思的实施例的包括MIS元件的半导体器件的操作时序分析方法包括：生成多个MIS元件中的每一个的模型；生成时序数据而不考虑每个MIS元件的MIS效应；基于MIS模型和时序数据计算每个MIS元件的MIS系数；并且基于MIS系数对每个MIS元件执行考虑了MIS效应的STA。附图说明图1是示出根据本专利技术构思的实施例的精确地反映MIS效应的半导体器件的操作时序分析装置的框图。图2是概述在一个示例中分析反映MIS效应的半导体器件的操作时序的方法的流程图。图3是在一个示例中示出用于MIS模型生成器的驱动方法的概念图。图4是在一个示例中示出用于MIS分析器的驱动方法的另一概念图。图5是示出信号波形的集合以及生成MIS模型和MIS系数的方法的概念图。图6是进一步示出用于生成合并模型的机器学习方法的图。图7是示出计算MIS电流和MIS延迟的方法的另一概念图。图8是示出生成对于MIS变化的延迟报告的方法的另一概念图。图9是示出生成针对MIS优化的最小操作的方法的又一概念图。通过参考附图详细描述本专利技术构思的示例性实施例，本专利技术构思的上述和其他目的、特征和优点对于本领域普通技术人员将变得更加明显。具体实施方式现在本专利技术构思的某些实施例将参考附图被描述。作为描述性示例，这些实施例至少教导了特定操作时序分析装置的制作和使用以及相应的方法。这里，操作时序分析装置和/或方法可以有益地应用于半导体器件的设计、性能表征、制造和/或分析，尤其是包括MIS元件的半导体器件。之前已经注意到与MIS元件的操作相关的某种现象。也就是说，当多个晶体管在MIS元件中同时被切换时，MIS元件的信号延迟(即，信号传播通过元件所需的时间段)小于SIS元件的模拟信号延迟。因此，当传统的操作时序分析-其不能精确地区分MIS元件信号延迟和SIS元件信号延迟-在某些半导体器件上被执行时，可能会得到错误的信号时序结论。结果，实际操作时序与预期(或被设计指定的)操作时序不同，并且这种变化可能导致半导体器件故障。考虑到这些潜在的不期望的结果，本专利技术构思的某些实施例提供了适当考虑半导体器件内MIS元件的存在和实际操作的操作时序分析装置和/或方法。在一种相关方法中，可以使用被指定为操作时序分析的输入的一个或多个MIS系数。例如，当输入信号到达时间重叠时，通过应用(例如，乘以)MIS系数可以减少相应的信号延迟，从而使得MIS现象被考虑并且输入信号到达时间被定义使得它们不以重叠的方式到达。在另一相关方法中，当被施加到半导体器件的输入引脚的信号的重叠时序窗口出现时，可以使用MIS系数来适当地修改静态时序分析(STA)。根据本专利技术构思的实施例的用于半导体器件的操作时序分析的装置和方法可以使用各种时序信息和复合电流源(CCS)来计算MIS系数，以准确地反映MIS现象。此外，当执行用于操作时序分析的基于图形的分析(GBA)时，可以通过优化最小操作来消除不必要的元素。图1是示出根据本专利技术构思的实施例的、可被用于精确地反映MIS现象的半导体器件的操作时序分析装置的框图。参照图1，操作时序分析装置10可包括时序输入单元100、MIS分析器200和静态时序分析(STA)模块300。时序输入单元100可包括集成电路(IC)设计列表110(例如，网表)、时序库数据库(DB)120和MIS模型生成器130。MIS分析器200可以包括MIS时序路径生成器210、MIS系数生成器220和MIS时序信息更新模块230。构成操作时序分析装置10的时序输入单元100、MIS分析器200和STA模块的组件可以使用软件、硬件和/或固件来不同地被配置。例如，图1的操作时序分析装置10可以作为一个或多个软件程序实现在通用计算平台(例如，PC、膝上型计算机、平板计算机或智能电话)上。图2是示出在一个示例中在准确地反映MIS现象的同时分析半导体器件的操作时序的方法的流程图。图3是进一步示出图1的MIS模型生成器130的一种可能的驱动方法的概念图。共同参考图1、2和3，可以使用STA模块300来执行STA，只要先前已经生成了精确的MIS模型。因此，时序输入单元100可以加载用于正在分析的半导体器件的IC设计列表110，并且还从时序库DB12本文档来自技高网...

【技术保护点】
1.一种用于半导体器件的操作时序分析的装置，包括考虑多输入切换(MIS)效应的MIS元件，该装置包括：/n时序输入单元，其为每个MIS元件生成MIS模型；以及/nMIS分析器，其接收用于每个MIS元件的时序数据，并基于MIS模型和用于每个MIS元件的时序数据动态地计算MIS系数。/n

【技术特征摘要】
20190125 KR 10-2019-00098111.一种用于半导体器件的操作时序分析的装置，包括考虑多输入切换(MIS)效应的MIS元件，该装置包括：
时序输入单元，其为每个MIS元件生成MIS模型；以及
MIS分析器，其接收用于每个MIS元件的时序数据，并基于MIS模型和用于每个MIS元件的时序数据动态地计算MIS系数。


2.如权利要求1所述的装置，其中所述时序输入单元加载用于半导体器件的时序数据和用于半导体器件的设计列表，并基于时序数据和设计列表生成MIS模型。


3.如权利要求1所述的装置，其中，所述时序输入单元使用MIS仿真和单输入切换(SIS)仿真的结果生成训练集，基于训练集生成用于MIS的片上变化(OCV)西格玛的预测模型函数，并基于用于MIS的OCV西格玛的预测模型函数生成MIS变化模型。


4.如权利要求3所述的装置，其中，所述MIS分析器基于用于MIS效应的OCV西格玛的预测模型函数计算MIS延迟与在不考虑MIS效应下的原始延迟的比率，并且基于MIS延迟与原始延迟的比率生成动态MIS系数。


5.如权利要求1所述的装置，其中，所述时序数据包括到达时间数据、转换数据、加载数据和延迟数据中的至少一个。


6.如权利要求1所述的装置，其中所述时序输入单元包括时序库数据库(DB)，在其中每个MIS元件的功能属性被存储，并且所述MIS分析器分析每个MIS元件的功能属性以获取其延迟因MIS效应而被改变的MIS时序路径。


7.如权利要求6所述的装置，其中所述MIS分析器生成MIS时序信息，该MIS时序信息指示用于MIS元件的多个输入引脚当中具有最小时序的输入引脚。


8.一种用于半导体器件的操作时序分析的装置，包括考虑多输入切换(MIS)效应的MIS元件，该装置包括：
静态时序分析(STA)模块，其生成每个MIS元件的时序数据而不考虑MIS效应；以及
MIS分析器，其接收每个MIS元件的MIS模型，并基于MIS模型和时序数据动态地计算MIS系数，
其中，所述STA模块基于MIS系数执行考虑MIS效应的STA。


9.如权利要求8所述的装置，其中，所述STA模块获得与MIS元件相关联的多个输入引脚中的每一个的MIS时序路径，分析MIS时序路径的到达窗口，并当所述多个输入引脚的到达窗口彼此重叠时通过应用MIS系数来计算由于MIS效应引起的时序变化。


10.如权利要求8所述的装置，其中，所述每个MIS元件的MIS模型包括基于用于MIS的OCV西格玛的预测模型函数的MIS变化模型，并且所...

【专利技术属性】
技术研发人员：金汶洙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR