半导体器件及其形成方法技术

一种半导体器件及其形成方法，方法包括：提供基底；在所述基底内形成第一阱区和第二阱区，第二阱区位于第一阱区内，所述第一阱区和第二阱区的导电类型相反；在所述基底上形成第一栅极结构和第二栅极结构，所述栅极结构位于部分第二阱区表面和部分第一阱区表面，所述第二栅极结构位于第一阱区表面，所述第二栅极结构与栅极结构之间具有第一开口；在所述第一开口内形成侧墙层，所述侧墙层覆盖第一开口底部和侧墙；在所述基底上形成介质层，所述介质层覆盖第一栅极结构、第二栅极结构和侧墙层；在所述介质层内形成悬浮插塞，所述悬浮插塞位于侧墙层和第二栅极结构上。所述方法提高了半导体器件的性能。

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
技术介绍
功率半导体器件广泛应用于开关电源、汽车电子、工业控制、无线通信、电机控制等众多领域，功率半导体器件的两个必须指标是高击穿电压和低导通电阻。横向扩散金属氧化物半导体晶体管(LaterallyDiffusedMetalOxideSemiconductor，LDMOS)是一种功率MOS器件，主要应用于功率集成电路。一种非对称LDMOS的结构包括：位于基底内的第一阱区和第二阱区，第一阱区和第二阱区的导电离子类型不同；位于第一阱区和第二阱区上的栅极结构；分别位于栅极结构两侧基底内的源端掺杂层和漏端掺杂层，漏端掺杂层位于第一阱区内，源端掺杂层位于第二阱区内，源端掺杂层和漏端掺杂层内具有源漏离子，源漏离子导电类型与第一阱区阱离子导电类型相同，其中栅极结构覆盖的第二阱区为沟道区，漏端掺杂层与沟道区之间的第一阱区为LDMOS的漂移区。漂移区用于改变LDMOS的电场分布，提高LDMOS的击穿电压，但如果器件结构进一步缩小，其对击穿电压的提高作用不明显。因此随着半导体器件尺寸的缩小，提出了横向扩散增强金属氧化物半导体(LaterallyDiffusedEnhanceMetalOxideSemiconductor，LDEMOS)晶体管结构，LDEMOS采用在栅极结构和漏端掺杂层上的介质层内形成悬浮插塞，对所述悬浮插塞通电，在悬浮插塞底部的基底内形成耗尽层，提高LDEMOS的击穿电压。然而，现有技术形成的LDEMOS器件的性能较差。
技术实现思路
本专利技术解决的技术问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。为解决上述技术问题，本专利技术提供一种半导体器件的形成方法，包括：提供基底；在所述基底内形成第一阱区和第二阱区，第二阱区位于第一阱区内，所述第一阱区和第二阱区的导电类型相反；在所述基底上形成第一栅极结构和第二栅极结构，所述栅极结构位于部分第二阱区表面和部分第一阱区表面，所述第二栅极结构位于第一阱区表面，所述第二栅极结构与栅极结构之间具有第一开口；在所述第一开口内形成侧墙层，所述侧墙层覆盖第一开口底部和侧墙；在所述基底上形成介质层，所述介质层覆盖第一栅极结构、第二栅极结构和侧墙层；在所述介质层内形成悬浮插塞，所述悬浮插塞位于侧墙层和第二栅极结构上。可选的，还包括：在第二栅极结构侧壁形成第一侧墙；在栅极结构侧壁形成第二侧墙，所述侧墙层由第一侧墙和第二侧墙组成。可选的，所述第二栅极结构与第一栅极结构之间的距离小于等于第一侧墙和第二侧墙的厚度和。可选的，所述第二栅极结构与第一栅极结构之间的距离的范围为150nm～300nm。可选的，所述第一侧墙与第二侧墙厚度相等，所述第一侧墙的厚度为小于等于1500埃。可选的，形成所述第一侧墙的过程中，形成所述第二侧墙。可选的，所述第一侧墙、第二侧墙和侧墙层的形成方法包括：在所述基底上形成侧墙材料层，所述侧墙材料层覆盖第一栅极结构和第二栅极结构；回刻蚀所述侧墙材料层，在所述第一栅极结构侧壁形成第二侧墙，在所述第二栅极结构侧壁形成第一侧墙，同时在第一开口内形成所述侧墙层。可选的，所述悬浮插塞位于第一开口内的侧墙层上。可选的，还包括：在所述第一栅极结构、第二栅极结构、第一侧墙和第二侧墙两侧的基底内形成源掺杂层和漏掺杂层，所述源掺杂层位于第二阱区内，所述漏掺杂层位于第一阱区内，所述源掺杂层和漏掺杂层的导电类型与第一阱区导电类型相同。可选的，在所述介质层内形成源插塞和漏插塞，所述源插塞与源掺杂层电连接，所述漏插塞与漏掺杂层电连接。可选的，所述源插塞、漏插塞和悬浮插塞的形成方法包括：在介质层表面形成第一掩膜层，所述第一掩膜层暴露出部分介质层表面；以所述第一掩膜层为掩膜，刻蚀所述介质层，在介质层内形成源插塞开口、漏插塞开口和悬浮插塞开口，所述源插塞开口暴露出部分源掺杂层，所述漏插塞开口暴露出部分漏掺杂层，所述源插塞开口暴露出部分第一开口内的第一侧墙和第二侧墙；在所述源插塞开口、漏插塞开口和悬浮插塞开口内和介质层上形成插塞材料层；平坦化所述插塞材料层，直至暴露出介质层表面，形成所述源插塞、漏插塞和悬浮插塞。可选的，还包括：形成介质层前，形成源掺杂层和漏掺杂层后，在靠近第二栅极结构的部分第一栅极结构表面、侧墙层、第二栅极结构和第一栅极结构及漏掺杂层之间的部分基底表面形成保护层，所述保护层与漏掺杂层的距离大于等于零；形成保护层后，在所述保护层暴露出的基底表面、源掺杂层和漏掺杂层形成金属硅化物层。可选的，所述金属硅化物层的材料包括：NiSi、CoSi或TiSi。可选的，所述第一栅极结构包括：第一栅介质层和位于第一栅介质层上的第一栅极层。可选的，所述第二栅极结构包括：第二栅介质层和位于第二栅介质层上的栅极层。可选的，形成栅极结构的过程中，形成所述第二栅极结构。可选的，在所述基底上形成第一栅极结构和第二栅极结构的方法包括：在所述基底上形成初始栅极结构膜，所述初始栅极膜结构覆盖第一阱区和第二阱区表面；在所述初始栅极膜表面形成第二掩膜层，所述第二掩膜层覆盖部分初始栅极结构膜，以所述第二掩膜层为掩膜，刻蚀所述初始栅极结构膜，形成第一栅极结构和第二栅极结构，所述第一栅极结构覆盖部分第一阱区和部分第二阱区表面，所述第二栅极结构覆盖位于第一阱区上。可选的，所述第一阱区内具有第一离子，所述第二阱区内具有第二离子，所述第一离子和所述第二离子的导电类型相反；当所述栅极结构用于形成P型器件时，所述第一离子的导电类型为N型，所述第一离子包括磷离子、砷离子或锑离子；所述第二离子的导电类型为P型，所述第二离子包括硼离子、BF2-离子或铟离子；当所述栅极结构用于形成N型器件时，所述第一离子的导电类型为P型，所述第一离子包括硼离子、BF2-离子或铟离子；所述第二离子的导电类型为N型，所述第二离子包括磷离子、砷离子或锑离子。可选的，所述第一阱区和第二阱区的形成方法包括：在所述基底上形成第一图形层，所述第一图形层暴露出部分基底表面；以所述第一图形层为掩膜，对所述基底进行第一离子注入，第一注入离子的注入离子为第一离子，在基底内形成第一阱区；去除所述第一图形层，在基底上形成第二图形层，所述第二图形层暴露部分第一阱区表面；以所述第二图形层为掩膜，对所述第二图形层暴露出的部分第一阱区表面进行第二离子注入，所述第二离子注入的注入离子为第二离子，在第一阱区内形成第二阱区。相应的，本专利技术还提供采用上述任意一项方法所形成的半导体器件，包括：基底；位于所述基底内的第一阱区和第二阱区，第二阱区位于第一阱区内，所述第一阱区和第二阱区的导电类型相反；位于所述基底上的栅极结构和第二栅极结构，所述栅极结构覆盖部分第二阱区表面和部分第一阱区表面，所述第二栅极结构位于第一阱区表面，所述第二栅极结构与栅极结构之间具有第一开口；位于第一开口内的侧墙层；位于所述基底上形成介质层，所述介质层覆盖第二栅极结构和第一栅极结构和侧墙层；位于所述介本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：/n提供基底；/n在所述基底内形成第一阱区和第二阱区，第二阱区位于第一阱区内，所述第一阱区和第二阱区的导电类型相反；/n在所述基底上形成第一栅极结构和第二栅极结构，所述栅极结构位于部分第二阱区表面和部分第一阱区表面，所述第二栅极结构位于第一阱区表面，所述第二栅极结构与栅极结构之间具有第一开口；/n在所述第一开口内形成侧墙层，所述侧墙层覆盖第一开口底部和侧墙；/n在所述基底上形成介质层，所述介质层覆盖第一栅极结构、第二栅极结构和侧墙层；/n在所述介质层内形成悬浮插塞，所述悬浮插塞位于侧墙层和第二栅极结构上。/n

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：
提供基底；
在所述基底内形成第一阱区和第二阱区，第二阱区位于第一阱区内，所述第一阱区和第二阱区的导电类型相反；
在所述基底上形成第一栅极结构和第二栅极结构，所述栅极结构位于部分第二阱区表面和部分第一阱区表面，所述第二栅极结构位于第一阱区表面，所述第二栅极结构与栅极结构之间具有第一开口；
在所述第一开口内形成侧墙层，所述侧墙层覆盖第一开口底部和侧墙；
在所述基底上形成介质层，所述介质层覆盖第一栅极结构、第二栅极结构和侧墙层；
在所述介质层内形成悬浮插塞，所述悬浮插塞位于侧墙层和第二栅极结构上。


2.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在第二栅极结构侧壁形成第一侧墙；在栅极结构侧壁形成第二侧墙，所述侧墙层由第一侧墙和第二侧墙组成。


3.根据权利要求2所述的半导体器件的形成方法，所述第二栅极结构与第一栅极结构之间的距离小于等于第一侧墙和第二侧墙的厚度和。


4.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述第二栅极结构与第一栅极结构之间的距离的范围为150nm～300nm。


5.根据权利要求4所述的半导体器件的形成方法，其特征在于，所述第一侧墙与第二侧墙厚度相等，所述第一侧墙的厚度为小于等于1500埃。


6.根据权利要求2所述的半导体器件的形成方法，其特征在于，形成所述第一侧墙的过程中，形成所述第二侧墙。


7.根据权利要求6所述的半导体器件的形成方法，其特征在于，所述第一侧墙、第二侧墙和侧墙层的形成方法包括：在所述基底上形成侧墙材料层，所述侧墙材料层覆盖第一栅极结构和第二栅极结构；回刻蚀所述侧墙材料层，在所述第一栅极结构侧壁形成第二侧墙，在所述第二栅极结构侧壁形成第一侧墙，同时在第一开口内形成所述侧墙层。


8.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述悬浮插塞位于第一开口内的侧墙层上。


9.根据权利要求2所述的半导体器件的形成方法，其特征在于，还包括：在所述第一栅极结构、第二栅极结构、第一侧墙和第二侧墙两侧的基底内形成源掺杂层和漏掺杂层，所述源掺杂层位于第二阱区内，所述漏掺杂层位于第一阱区内，所述源掺杂层和漏掺杂层的导电类型与第一阱区导电类型相同。


10.根据权利要求9所述的半导体器件的形成方法，其特征在于，在所述介质层内形成源插塞和漏插塞，所述源插塞与源掺杂层电连接，所述漏插塞与漏掺杂层电连接。


11.根据权利要求10所述的半导体器件的形成方法，其特征在于，所述源插塞、漏插塞和悬浮插塞的形成方法包括：在介质层表面形成第一掩膜层，所述第一掩膜层暴露出部分介质层表面；以所述第一掩膜层为掩膜，刻蚀所述介质层，在介质层内形成源插塞开口、漏插塞开口和悬浮插塞开口，所述源插塞开口暴露出部分源掺杂层，所述漏插塞开口暴露出部分漏掺杂层，所述源插塞开口暴露出部分第一开口内的第一侧墙和第二侧墙；在所述源插塞开口、漏插塞开口和悬浮插塞开口内和介质层上形成插塞材料层；平坦化所述插塞材料层，直至暴露出介质层表面，形成所述源插塞、漏插塞和悬浮插塞。


12.根据权利要求9所述的半导体器件的形成方法，其特征在于，还包括：形成介质层前，形成源...

【专利技术属性】
技术研发人员：宋春，裴明俊，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31