多进制符号逻辑与运算的实现电路及方法技术

本发明专利技术公开了一种多进制符号逻辑与运算的实现电路及方法，电路包括：逻辑线与电路，用于输入的多进制符号进行逻辑与运算，并输出电压值最小的多逻辑电平；门限电路，用于门限电压；再生电路，用于生成逻辑电平；输出电路，用于生成多进制符号对应的标准电压。方法包括：将输入的多进制符号进行逻辑与运算；与门限电压进行比较；生成逻辑电平；转换为多逻辑电平对应的标准电压。本发明专利技术提供的多进制符号逻辑与运算的实现电路及方法，适合多进制符号逻辑与运算，提高信息传输效率，从而提高数据传输效率。

【技术实现步骤摘要】
多进制符号逻辑与运算的实现电路及方法
本专利技术涉及逻辑与电路
，具体地说，涉及一种多进制符号逻辑与运算的实现电路及方法。
技术介绍
逻辑运算是数字信号处理的基础，逻辑“与”运算更是基础中的基础。现有的逻辑运算普遍基于二值逻辑，其逻辑值只有0和1两种状态。这种二值逻辑代数1854年由G.Boole提出，后被称为布尔代数，被广泛应用到数字系统的逻辑设计等领域。这种二值逻辑中，逻辑“与”运算被定义为：如果输入参数中有一个为0，则不管其余参数如何，输出为0；只有当所有输入均为1时，输出为1。但是逻辑问题本身就不止两个逻辑状态。例如电机状态逻辑上至少了包括“正转”、“停止”和“反转”三个状态，并且还可以进一步区分为：“极速正转”、“正转”、“停止”、“反转”和“极速反转”五个状态。此时，若用二值逻辑进行逻辑状态描述，则需要多位逻辑值才能描述，例如“正转”、“停止”和“反转”三个状态则至少需要两位逻辑值才能描述，即在“00、01、10、11”中选择三个进行描述。可知二值逻辑描述信息的效率是比较低的，因此需要多值逻辑来提高描述信息的效率。多值逻辑，即具有两种以上状态的逻辑值，例如三值逻辑包括0、1、2三种状态，四值逻辑则包括0、1、2、3四种状态。若用多值逻辑进行逻辑状态描述，例如，“正转”、“停止”和“反转”三个状态用三值逻辑进行描述，则只需要一位逻辑值就能描述，即“0、1、2”。因此多值逻辑相比二值逻辑具有更高的信息描述效率。在数字电路中，二值逻辑通常用二进制符号进行表示，即符号“0”和符号“1”，同样的多值逻辑可用多进制符号来进行表示，例如符号“0、1、2、3…”。二进制符号通常用电信号的幅值、频率或相位进行表示，而多进制符号同样可以用电信号的幅值、频率或相位进行表示。随着数字集成电路设计日趋复杂，功能越来越强，面积越来越小，对越来越少的单元互连线的需求矛盾也越来越突出。因为功能越强自然内部单元越多，要求的互连线也就越多，互连线所占据的面积也就越大；但是总面积缩小自然要求互连线所占据的面积也要随之缩小。如果能将互连线的信息传输速率有效地提高，减少互连线的数量，那么就可解决这个矛盾。而用多值逻辑代替二值逻辑，即互连线上传输的逻辑状态不是只有0和1这两个状态，而是可以包含多于两个的逻辑值，那么数据传输效率就可以大大提高。
技术实现思路
本专利技术的目的在于提供一种多进制符号逻辑与运算的实现电路及方法，适合多进制符号逻辑与运算，提高信息传输效率，从而提高数据传输效率。本专利技术公开的多进制符号逻辑与运算的实现电路及方法所采用的技术方案是:一种多进制符号逻辑与运算的实现电路，包括：逻辑线与电路，所述逻辑线与电路包括至少两个输入电路和上拉电阻，所述每一个输入电路包括第一比较器和场效应管，所述场效应管源极作为输入端，所述场效应管栅极与第一比较器输出端连接，所述场效应管漏极作为输出端串联上拉电阻后与电源连接，所述第一比较器的反相输入端与场效应管源极连接，所述第一比较器同相输入端与场效应管漏极连接，所述每一个输入端获得输入的多进制符号，所述多进制符号由多电平表示，所述多进制符号包括由多个门限分隔的不同电压幅值状态，所述第一比较器的同相输入端电压大于其反相输入端电压时，所述第一比较器输出高电平驱动场效应管导通输出，反之输出低电平，所述场效应管截止，当至少有两个输入端获得输入的多进制符号时，所述逻辑线与电路输出电压值最小的多进制符号。门限电路，用于提供与多进制符号对应的若干门限电压，所述门限电压用于区分所述不同电压幅值的状态；再生电路，所述再生电路包括与门限电压对应的若干第二比较器，所述每一个第二比较器的同相输入端与逻辑线与电路输出端连接，所述每一个第二比较器的输入端输入不同门限电压，所述第二比较器将门限电压与多进制符号进行比较后，生成逻辑电平；以及，输出电路，用于生成多进制符号对应的标准电压，所述若干逻辑电平经过输出电路后生成多进制符号对应的标准电压。作为优选方案，所述输出电路包括与第二比较器对应的若干分压电阻，所述每一个第二比较器的输出端串联一个分压电阻，所述分压电阻之间并联，所述若干逻辑电平经分压电阻分压后生成所述标准电压。作为优选方案，所述输出电路包括：驱动电路，所述驱动电路包括反向缓冲器、缓冲器、若干第三比较器和若干电阻，所述第三比较器比第二比较器少一个，所述每一个第二比较器的输出端串联一个电阻，所述反向缓冲器输入端串联一个电阻后接地，还与其中一个第二比较器输出端串联的电阻连接，所述其中一个第二比较器的反相输入端输入电压值最低的门限电压，所述缓冲器输入端串联一个电阻后接电源，还与另一个第二比较器输出端串联的电阻连接，所述另一个第二比较器的反相输入端输入电压值最高的门限电压，所述第三比较器的同相输入端和反相输入端之间并联一个电阻，相邻的第三比较器通过同相输入端和反相输入端之间串联一个电阻进行连接，连接后的若干第三比较器并联在反向缓冲器和缓冲器之间，每一个第三比较器的反相输入端与每一个第二比较器输出端串联的电阻连接，若干逻辑电平经过电阻分压后驱动第三比较器、缓冲器或反向缓冲器输出低电平或高电平；标准电压电路，所述标准电压电路包括若干标准电压源和若干开关器件，所述标准电压源用于提供多进制符号对应的标准电压，所述开关器件输入端与标准电压源连接，所述开关器件驱动端与驱动电路输出端连接，所述驱动电路输出的高电平驱动开关器件导通输出对应标准电压。作为优选方案，还包括输出缓冲电路，所述标准电压经过缓冲电路后输出。作为优选方案，还包括输入缓冲电路，所述输入的多进制符号经过缓冲电路后输出至逻辑线与电路。一种多进制符号逻辑与运算的实现方法，基于上述的电路，所述方法包括以下步骤：输入至少两个多进制符号，并输出其中电压值最小的多进制符号；将多进制符号与其对应的若干门限电压分别进行比较后生成若干逻辑电平；若干逻辑电平经过输出电路后生成多进制符号对应的标准电压。本专利技术公开的多进制符号逻辑与运算的实现电路及方法的有益效果是：只有当场效应管输出端电压大于其输入端电压时，比较器才会输出高电平使得场效应管导通，因此逻辑线与电路能够选择输出电压值最小的多进制符号对应的多进制符号。多进制符号经过再生电路后产生若干逻辑电平，先消除了多进制符号的传输噪声和误差。进一步的，由于若干逻辑电平是多进制符号和门限电压进行比较产生的，因此生成的若干逻辑电平带有多进制符号的信息和特征，而根据这些信息和特征再通过输出电路将若干逻辑电平转换为多进制符号对应的标准电压，标准电压能够保证了数字电路逻辑判断的准确性。使用多进制符号表示多进制符号的同时，消除了多进制符号的传输误差，提高了多进制符号状态判断的准确性。并且本电路本质上是适合多进制符号逻辑与运算的电路，使得多进制符号逻辑与电路可以进行实际应用，运用多进制符号来传输多进制符号，提高了信息的传输效率，从而提高数据传输效率。附图说明图1是本专利技术实施例一中的多进制符号逻本文档来自技高网...

【技术保护点】
1.一种多进制符号逻辑与运算的实现电路，其特征在于，包括：/n逻辑线与电路，所述逻辑线与电路包括至少两个输入电路和上拉电阻，所述每一个输入电路包括第一比较器和场效应管，所述场效应管源极作为输入端，所述场效应管栅极与第一比较器输出端连接，所述场效应管漏极作为输出端串联上拉电阻后与电源连接，所述第一比较器的反相输入端与场效应管源极连接，所述第一比较器同相输入端与场效应管漏极连接，所述每一个输入端获得输入的多进制符号，所述多进制符号由多电平表示，所述多进制符号包括由多个门限分隔的不同电压幅值状态，所述第一比较器的同相输入端电压大于其反相输入端电压时，所述第一比较器输出高电平驱动场效应管导通输出，反之输出低电平，所述场效应管截止，当至少有两个输入端获得输入的多进制符号时，所述逻辑线与电路输出电压值最小的多进制符号；/n门限电路，用于提供与多进制符号对应的若干门限电压，所述门限电压用于区分所述不同电压幅值的状态；/n再生电路，所述再生电路包括与门限电压对应的若干第二比较器，所述每一个第二比较器的同相输入端与逻辑线与电路输出端连接，所述每一个第二比较器的输入端输入不同门限电压，所述第二比较器将门限电压与多进制符号进行比较后，生成逻辑电平；以及，/n输出电路，用于生成多进制符号对应的标准电压，所述若干逻辑电平经过输出电路后生成多进制符号对应的标准电压。/n...

【技术特征摘要】
1.一种多进制符号逻辑与运算的实现电路，其特征在于，包括：
逻辑线与电路，所述逻辑线与电路包括至少两个输入电路和上拉电阻，所述每一个输入电路包括第一比较器和场效应管，所述场效应管源极作为输入端，所述场效应管栅极与第一比较器输出端连接，所述场效应管漏极作为输出端串联上拉电阻后与电源连接，所述第一比较器的反相输入端与场效应管源极连接，所述第一比较器同相输入端与场效应管漏极连接，所述每一个输入端获得输入的多进制符号，所述多进制符号由多电平表示，所述多进制符号包括由多个门限分隔的不同电压幅值状态，所述第一比较器的同相输入端电压大于其反相输入端电压时，所述第一比较器输出高电平驱动场效应管导通输出，反之输出低电平，所述场效应管截止，当至少有两个输入端获得输入的多进制符号时，所述逻辑线与电路输出电压值最小的多进制符号；
门限电路，用于提供与多进制符号对应的若干门限电压，所述门限电压用于区分所述不同电压幅值的状态；
再生电路，所述再生电路包括与门限电压对应的若干第二比较器，所述每一个第二比较器的同相输入端与逻辑线与电路输出端连接，所述每一个第二比较器的输入端输入不同门限电压，所述第二比较器将门限电压与多进制符号进行比较后，生成逻辑电平；以及，
输出电路，用于生成多进制符号对应的标准电压，所述若干逻辑电平经过输出电路后生成多进制符号对应的标准电压。


2.如权利要求1所述的多进制符号逻辑与运算的实现电路，其特征在于，所述输出电路包括与第二比较器对应的若干分压电阻，所述每一个第二比较器的输出端串联一个分压电阻，所述分压电阻之间并联，所述若干逻辑电平经分压电阻分压后生成所述标准电压。


3.如权利要求1所述的多进制符号逻辑与运算的实现电路，其特征在于，所述输出电路包括：
驱动电路，所述驱动电路包括反向缓冲器、缓冲器、若干第三比...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：联合华芯电子有限公司，
类型：发明
国别省市：广东;44