一种非易失性闪存器件及其制备方法技术

本发明专利技术提供了一种非易失性闪存器件及其制备方法。上述非易失性闪存器件至少包括存储区域的存储单元，上述制备方法包括：提供衬底，对上述衬底定义上述非易失性闪存器件的存储区域；在对应上述存储区域的衬底上形成上述存储单元的堆叠栅极，上述堆叠栅极的顶部为上述存储单元的存储控制栅极；以填充在多个存储单元的堆叠栅极之间的流动性光刻胶为掩膜，刻蚀上述存储控制栅极以降低上述存储控制栅极的高度；以及去除上述流动性光刻胶。根据本发明专利技术所提供的制备方法所形成的非易失性闪存器件，其存储单元的控制栅极的高度交底，能够在有效存储单元栅极之间的层间绝缘层的填充质量的同时，保证存储单元的电特性能。

【技术实现步骤摘要】
一种非易失性闪存器件及其制备方法
本专利技术涉及半导体领域，尤其涉及半导体领域中的非易失性存储器及其制备方法。
技术介绍
自从早年德州仪器的JackKilby博士专利技术了集成电路之时起，科学家们和工程师们已经在半导体器件和工艺方面作出了众多专利技术和改进。近50年来，半导体尺寸已经有了明显的降低，这转化成不断增长的处理速度和不断降低的功耗。迄今为止，半导体的发展大致遵循着摩尔定律，摩尔定律大致是说密集集成电路中晶体管的数量约每两年翻倍。在集成电路发展的演进上，随着几何尺寸(也即使用一工艺可以生产的最小元件或线)缩减的同时，机能密度(例如每一芯片面积的内连线元件数目)通常也在增加。这种尺寸缩减的工艺通常可增加生产效能并降低相关成本而提供好处，但尺寸的缩小导致半导体器件的制造工艺的复杂程度也越来越高，半导体器件也越来越容易收到各种缺陷和杂质的影响，单一金属连线、二极管或晶体管等的失效往往即构成整个芯片的缺陷。非易失性存储器(NVM，non-volatilememory)是指当电流关掉后，所存储的数据不会消失的电脑存储器。非易失性存储器中，依存储器内的数据是否能在使用电脑时随时改写为标准，可分为二大类产品，即ROM和Flashmemory(闪存)。现有技术中，非易失性闪存存储器的存储单元一般分为浮栅型(FG，floatinggate)和电荷捕获型(CT，chargetrap)。对于浮栅型的非易失性闪存存储器的存储单元，当非易失性闪存技术对应的节点越做越小后，存储单元区的深宽比(AR，AspectRatio)也在相应不断变大，65纳米闪存单元的AR<1.2；55纳米及50纳米闪存单元的AR已经>1.4。高深宽比对栅极之间的层间介质层的沉积(ILDDEP，InterLayerDielectricDeposition)填充有很大的挑战，会存在ILDDEP填充不良而导致后续形成的通孔和控制栅极连通，以及位线和位线间填充不良导致位线间连通进而引发良率损失的现象。如果提高层间介质层沉积的等离子体(ILDDEPplasma)来增强存储单元的填充质量又会有栅氧完整性(GOI，GateOxideIntegration，可靠性测试的一个参数)测试失败的高风险。因此，亟需要一种非易失性闪存器件及其制备方法，能够在不影响栅氧完整性的同时，确保存储单元区栅极之间层间介质层沉积的填充质量，从而有效改善非易失性闪存器件的性能。
技术实现思路
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。为了解决上述问题，本专利技术的一方面提供了一种非易失性闪存器件的制备方法，上述非易失性闪存器件至少包括存储区域的存储单元，其中，上述制备方法包括：提供衬底，对上述衬底定义上述非易失性闪存器件的存储区域；在对应上述存储区域的衬底上形成上述存储单元的堆叠栅极，上述堆叠栅极的顶部为上述存储单元的存储控制栅极；以填充在多个存储单元的堆叠栅极之间的流动性光刻胶为掩膜，刻蚀上述存储控制栅极以降低上述存储控制栅极的高度；以及去除上述流动性光刻胶。在上述制备方法的一实施例中，可选的，以流动性光刻胶为掩膜刻蚀上述存储控制栅极进一步包括：沉积覆盖上述堆叠栅极的流动性光刻胶，上述流动性光刻胶填满多个存储单元的堆叠栅极之间的间隙；对上述流动性光刻胶进行回刻，以露出上述堆叠栅极顶部的存储控制栅极；以及对所露出的存储控制栅极进行刻蚀。在上述制备方法的一实施例中，可选的，上述流动性光刻胶为有机介电层。在上述制备方法的一实施例中，可选的，刻蚀上述存储控制栅极以使上述存储控制栅极的高度降低15％-30％，和/或控制上述存储控制栅极的刻蚀以使刻蚀后的存储控制栅极的高度在1400A以上。在上述制备方法的一实施例中，可选的，形成上述堆叠栅极进一步包括形成上述存储单元的浮栅极，上述存储控制栅极形成在上述浮栅极的上方。在上述制备方法的一实施例中，可选的，在以流动性光刻胶为掩膜刻蚀上述存储控制栅极之前，上述制备方法还包括：对上述堆叠栅极外侧的衬底顶部进行有源区离子注入以及LDD离子注入。在上述制备方法的一实施例中，可选的，在去除上述流动性光刻胶后，上述制备方法还包括：在上述堆叠栅极两侧形成侧墙；对形成侧墙后的堆叠栅极外侧的衬底顶部进行源漏离子注入。在上述制备方法的一实施例中，可选的，上述非易失性闪存器件还包括外围电路区域的外围单元；上述制备方法还包括：对上述衬底定义上述非易失性闪存器件的外围电路区域；以及在形成上述存储控制栅极的同时，同步地在对应上述外围电路区域的衬底上形成上述外围单元的外围控制栅极。本专利技术的另一方面还提供了一种非易失性闪存器件，其中，上述非易失性闪存器件通过如上述制备方法的任意一种实施例形成。在上述非易失性闪存器件的一实施例中，可选的，上述非易失性闪存器件具有致密的填充在存储区域的多个存储单元的堆叠栅极之间的层间绝缘层。本专利技术的一方面所提供的非易失性闪存器件的制备方法，通过利用流动性光刻胶为掩膜对闪存器件存储单元的控制栅极进行减薄，从而能够减低刻蚀深宽比，为后续改善控制栅极之间层间介质层的沉积填充质量提供了可能性。本专利技术的另一方面所提供的非易失性闪存器件在经过后段工艺处理后，具有填充致密的栅极之间的层间绝缘层，从而能够保证后续通孔，连接线的质量，保证整个非易失性闪存器件的性能。附图说明在结合以下附图阅读本公开的实施例的详细描述之后，能够更好地理解本专利技术的上述特征和优点。在附图中，各组件不一定是按比例绘制，并且具有类似的相关特性或特征的组件可能具有相同或相近的附图标记。图1示出了本专利技术的一方面所提供的非易失性存储器件的制备方法的流程图。图2示出了本专利技术的一方面所形成的非易失性存储器件存储区域的设计版图的示意图。图3示出了执行了如图1中所示出的步骤S101后各个方向上非易失性存储器件的结构示意图。图4示出了执行了如图1中所示出的步骤S102后各个方向上非易失性存储器件的结构示意图。图5示出了执行了如图1中所示出的步骤S103过程中各个方向上非易失性存储器件的结构示意图。图6示出了执行了如图1中所示出的步骤S103后各个方向上非易失性存储器件的结构示意图。图7示出了执行了如图1中所示出的步骤S104后各个方向上非易失性存储器件的结构示意图。图8示出了执行了如图1中所示出的步骤S105、S106后各个方向上非易失性存储器件的结构示意图。图9示出了执行了如图1中所示出的步骤S107后各个方向上非易失性存储器件的结构示意图。图10示出了执行了如图1中所示出的步骤S108后各个方向上非易失性存储本文档来自技高网...

【技术保护点】
1.一种非易失性闪存器件的制备方法，所述非易失性闪存器件至少包括存储区域的存储单元，其特征在于，所述制备方法包括：/n提供衬底，对所述衬底定义所述非易失性闪存器件的存储区域；/n在对应所述存储区域的衬底上形成所述存储单元的堆叠栅极，所述堆叠栅极的顶部为所述存储单元的存储控制栅极；/n以填充在多个存储单元的堆叠栅极之间的流动性光刻胶为掩膜，刻蚀所述存储控制栅极以降低所述存储控制栅极的高度；以及/n去除所述流动性光刻胶。/n

【技术特征摘要】
1.一种非易失性闪存器件的制备方法，所述非易失性闪存器件至少包括存储区域的存储单元，其特征在于，所述制备方法包括：
提供衬底，对所述衬底定义所述非易失性闪存器件的存储区域；
在对应所述存储区域的衬底上形成所述存储单元的堆叠栅极，所述堆叠栅极的顶部为所述存储单元的存储控制栅极；
以填充在多个存储单元的堆叠栅极之间的流动性光刻胶为掩膜，刻蚀所述存储控制栅极以降低所述存储控制栅极的高度；以及
去除所述流动性光刻胶。


2.如权利要求1所述的制备方法，其特征在于，以流动性光刻胶为掩膜刻蚀所述存储控制栅极进一步包括：
沉积覆盖所述堆叠栅极的流动性光刻胶，所述流动性光刻胶填满多个存储单元的堆叠栅极之间的间隙；
对所述流动性光刻胶进行回刻，以露出所述堆叠栅极顶部的存储控制栅极；以及
对所露出的存储控制栅极进行刻蚀。


3.如权利要求1所述的制备方法，其特征在于，所述流动性光刻胶为有机介电层。


4.如权利要求1所述的制备方法，其特征在于，刻蚀所述存储控制栅极以使所述存储控制栅极的高度降低15％-30％，和/或控制所述存储控制栅极的刻蚀以使刻蚀后的存储控制栅极的高度在1400A以上。


5.如权利要求1所述的制...

【专利技术属性】
技术研发人员：王奇伟，张金霜，陈昊瑜，邹荣，李娟娟，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海;31