基于原位钝化及氧化工艺的GaN器件及其制备方法技术

本发明专利技术提供一种基于原位钝化及氧化工艺的GaN器件及其制备方法，制备方法包括：提供半导体衬底，在半导体衬底上形成外延结构，外延结构包括GaN沟道层，外延结构具有位于最上层的顶部功能层，在沉积腔室中于顶部功能层表面沉积外延补充层，外延补充层的材料与顶部功能层的材料相同，在外延补充层上原位沉积栅氧介质层。本发明专利技术通过外延补充层的沉积，利用栅氧介质层原位沉积，实现了外延补充层/栅氧介质层原位优质界面，改善了栅氧介质层的膜层质量，减少了界面缺陷，优化了器件性能。可以实现更少的正固定电荷，更低的泄漏电流以及更高的击穿电压。

【技术实现步骤摘要】
基于原位钝化及氧化工艺的GaN器件及其制备方法
本专利技术属于半导体功率电子器件领域，特别是涉及一种基于原位钝化及氧化工艺的GaN器件及其制备方法。
技术介绍
如今，人类的生产生活离不开电力，而随着人们节能意识的提高，高转换效率的功率半导体器件已经成为国内外研究的热点。功率半导体器件应用广泛，如家用电器、电源变换器和工业控制等，不同的额定电压和电流下采用不同的功率半导体器件。高电子迁移率晶体管（HEMT，HighElectronMobilityTransistor）是国内外发展热点，且已经在诸多领域取得突破，尤其在高温、高功率以及高频等方面具有广阔应用前景。GaN晶体管因其出色的材料性能，例如：带隙宽，临界电场大，电子迁移率高，饱和速度高和自发和压电极化效应引起的高密度二维电子气（2DEG），在功率开关和射频领域有很好应用。但GaN器件遭受高栅极泄漏电流，电流崩塌效应和长期稳定性差的困扰。用金属氧化物半导体（MOS）结构代替异质结（HFET）肖特基栅极结构可以抑制栅极泄漏电流。使用各种电介质的表面钝化技术通过降低表面态的密度可以改善电流崩塌效应。但仍然需要解决几个挑战。特别是优化介电材料及其界面，从而减少泄漏电流，消除电流崩塌效应等。因此，如何提供一种基于原位钝化及氧化工艺的GaN器件及其制备方法以解决现有技术中的上述问题实属必要。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种基于原位钝化及氧化工艺的GaN器件及其制备方法，用于解决现有技术中栅介质材料性能有待优化及存在漏电流等问题。为实现上述目的及其他相关目的，本专利技术提供一种基于原位钝化及氧化工艺的GaN器件的制备方法，所述制备方法包括如下步骤：提供半导体衬底；于所述半导体衬底上形成外延结构，所述外延结构包括GaN沟道层，其中，所述外延结构具有位于最上层的顶部功能层；在沉积腔室中于所述外延结构的所述顶部功能层表面沉积外延补充层，且所述外延补充层的材料与所述顶部功能层的材料相同；以及；基于同一所述沉积腔室于所述外延补充层上原位沉积形成栅氧介质层。可选地，所述顶部功能层包括所述GaN沟道层或形成于所述GaN沟道层上的势垒层。可选地，当所述顶部功能层为所述势垒层时，所述势垒层与所述外延补充层的厚度之和小于30nm，所述势垒层包括AlGaN层或InAlN层，所述外延补充层对应包括AlGaN层或InAlN层；当所述顶部功能层为所述GaN沟道层时，所述外延补充层的厚度小于10nm。可选地，形成所述外延补充层之前对所述顶部功能层表面进行预处理工艺，所述预处理工艺包括采用臭氧氧化及酸试剂清洗的工艺对所述顶部功能层的表面进行处理。可选地，当所述顶部功能层为所述势垒层时，基于所述预处理工艺刻蚀掉所述势垒层的第一预设厚度，基于所述第一预设厚度控制所述势垒层与所述外延补充层的厚度之和小于30nm；当所述顶部功能层为所述GaN沟道层时，基于所述预处理工艺刻蚀掉所述GaN沟道层的第二预设厚度，所述第二预设厚度介于1-5nm之间。可选地，所述外延补充层的沉积温度介于900℃-1000℃之间。可选地，所述栅氧介质层的沉积温度介于600℃-800℃之间。可选地，所述栅氧介质层的沉积压强介于80Torr-100Torr之间。可选地，所述栅氧介质层的厚度介于20nm-50nm之间。可选地，形成所述栅氧介质层后还包括步骤：于所述栅介质层上形成源极开口及漏极开口，所述源极开口及所述漏极开口均显露所述外延补充层，并于所述栅氧介质层上形成栅极结构，于所述源极开口对应的所述外延补充层上形成源极电极，于所述漏极开口对应的所述外延补充层上形成源极漏极电极。可选地，所述沉积腔室包括金属有机化合物化学气相沉积腔室，所述外延补充层及所述栅氧介质层采用金属有机化合物化学气相沉积原位沉积形成。可选地，所述栅氧介质层的氧源包括氧气或臭氧。本专利技术还提供一种基于原位钝化及氧化工艺的GaN器件，所述基于原位钝化及氧化工艺的GaN器件优选采用本专利技术的基于原位钝化及氧化工艺的GaN器件的制备方法制备得到，当然，也可以采用其他制备方法制备，其中，所述GaN器件包括：半导体衬底；外延结构，所述外延结构包括GaN沟道层，其中，所述外延结构具有位于最上层的顶部功能层；外延补充层，形成于所述顶部功能层表面，且所述外延补充层的材料与所述顶部功能层的材料相同；以及；栅氧介质层，形成于所述外延补充层上，且所述栅氧介质层与所述外延补充层为基于同一沉积腔室进行原位沉积的材料层。可选地，所述顶部功能层包括所述GaN沟道层或形成于所述GaN沟道层上的势垒层。可选地，所述基于原位钝化及氧化工艺的GaN器件还包括形成于所述栅氧介质层上的栅极结构以及形成于所述外延补充层上的源极电极和漏极电极。可选地，所述栅氧介质层的氧源包括氧气或臭氧。可选地，所述栅氧介质层的厚度介于20nm-50nm之间。可选地，当所述顶部功能层为所述势垒层时，所述势垒层与所述外延补充层的厚度之和小于30nm，所述势垒层包括AlGaN层或InAlN层，所述外延补充层对应包括AlGaN层或InAlN层；当所述顶部功能层为所述GaN沟道层时，所述外延补充层的厚度小于10nm。如上所述，本专利技术的基于原位钝化及氧化工艺的GaN器件及其制备方法，本专利技术通过外延补充层的沉积，利用栅氧介质层原位沉积，实现了外延补充层/栅氧介质层原位优质界面，改善了栅氧介质层的膜层质量，减少了界面缺陷，优化了器件性能。可以实现更少的正固定电荷，更低的泄漏电流以及更高的击穿电压。附图说明图1显示为本专利技术一示例中基于原位钝化及氧化工艺的GaN器件的制备流程图。图2显示为本专利技术一示例GaN器件制备中提供半导体衬底的结构示意图。图3显示为本专利技术一示例GaN器件制备中形成外延结构的结构示意图。图4显示为本专利技术另一示例GaN器件制备中形成外延结构的结构示意图。图5显示为本专利技术一示例GaN器件制备中形成外延补充层的结构示意图。图6显示为本专利技术一示例GaN器件制备中形成栅氧介质层的结构示意图。图7显示为本专利技术一示例GaN器件制备中形成源极结构、漏极电极以及源极电极的结构示意图。元件标号说明100-半导体衬底;101-外延结构;102-成核层;103-GaN沟道层;104-势垒层;105-顶部功能层;106-外延补充层;107-栅氧介质层;108-栅极结构;109-源极电极;110-漏极电极;S1~S4-步骤。具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。如在详述本专利技术实施例本文档来自技高网...

【技术保护点】
1.一种基于原位钝化及氧化工艺的GaN器件的制备方法，其特征在于，包括如下步骤：/n提供半导体衬底；/n于所述半导体衬底上形成外延结构，所述外延结构包括GaN沟道层，其中，所述外延结构具有位于最上层的顶部功能层；/n在沉积腔室中于所述外延结构的所述顶部功能层表面沉积外延补充层，且所述外延补充层的材料与所述顶部功能层的材料相同；以及/n基于同一所述沉积腔室于所述外延补充层上原位沉积形成栅氧介质层。/n

【技术特征摘要】
1.一种基于原位钝化及氧化工艺的GaN器件的制备方法，其特征在于，包括如下步骤：
提供半导体衬底；
于所述半导体衬底上形成外延结构，所述外延结构包括GaN沟道层，其中，所述外延结构具有位于最上层的顶部功能层；
在沉积腔室中于所述外延结构的所述顶部功能层表面沉积外延补充层，且所述外延补充层的材料与所述顶部功能层的材料相同；以及
基于同一所述沉积腔室于所述外延补充层上原位沉积形成栅氧介质层。


2.根据权利要求1所述的基于原位钝化及氧化工艺的GaN器件的制备方法，其特征在于，所述顶部功能层包括所述GaN沟道层或形成于所述GaN沟道层上的势垒层。


3.根据权利要求2所述的基于原位钝化及氧化工艺的GaN器件的制备方法，其特征在于，当所述顶部功能层为所述势垒层时，所述势垒层与所述外延补充层的厚度之和小于30nm，所述势垒层包括AlGaN层或InAlN层，所述外延补充层对应包括AlGaN层或InAlN层；当所述顶部功能层为所述GaN沟道层时，所述外延补充层的厚度小于10nm。


4.根据权利要求1所述的基于原位钝化及氧化工艺的GaN器件的制备方法，其特征在于，形成所述外延补充层之前对所述顶部功能层表面进行预处理工艺，所述预处理工艺包括采用臭氧氧化及酸试剂清洗的工艺对所述顶部功能层的表面进行处理。


5.根据权利要求4所述的基于原位钝化及氧化工艺的GaN器件的制备方法，其特征在于，当所述顶部功能层为所述势垒层时，基于所述预处理工艺刻蚀掉所述势垒层的第一预设厚度，基于所述第一预设厚度控制所述势垒层与所述外延补充层的厚度之和小于30nm；当所述顶部功能层为所述GaN沟道层时，基于所述预处理工艺刻蚀掉所述GaN沟道层的第二预设厚度，所述第二预设厚度介于1-5nm之间。


6.根据权利要求1所述的基于原位钝化及氧化工艺的GaN器件的制备方法，其特征在于，所述外延补充层的沉积温度介于900℃-1000℃之间；所述栅氧介质层的沉积温度介于600℃-800℃之间，所述栅氧介质层的沉积压强介于80Torr-100Torr之间；所述栅氧介质层的厚度介于20nm-50nm之间。


7.根据权利要求1所述的基于原位钝化及氧化工艺的GaN器件的制备方法，其特...

【专利技术属性】
技术研发人员：马飞，冯光建，陈桥波，
申请(专利权)人：浙江集迈科微电子有限公司，
类型：发明
国别省市：浙江;33