基于原位钝化及氧化工艺的GaN器件及其制备方法技术

本发明专利技术提供一种基于原位钝化及氧化工艺的GaN器件及其制备方法，制备方法包括：提供半导体衬底，在半导体衬底上形成外延结构，外延结构包括GaN沟道层，外延结构具有位于最上层的顶部功能层，在沉积腔室中于顶部功能层表面沉积外延补充层，外延补充层的材料与顶部功能层的材料相同，在外延补充层上原位沉积栅氧介质层。本发明专利技术通过外延补充层的沉积，利用栅氧介质层原位沉积，实现了外延补充层/栅氧介质层原位优质界面，改善了栅氧介质层的膜层质量，减少了界面缺陷，优化了器件性能。可以实现更少的正固定电荷，更低的泄漏电流以及更高的击穿电压。

【技术实现步骤摘要】
基于原位钝化及氧化工艺的GaN器件及其制备方法
本专利技术属于半导体功率电子器件领域，特别是涉及一种基于原位钝化及氧化工艺的GaN器件及其制备方法。
技术介绍
如今，人类的生产生活离不开电力，而随着人们节能意识的提高，高转换效率的功率半导体器件已经成为国内外研究的热点。功率半导体器件应用广泛，如家用电器、电源变换器和工业控制等，不同的额定电压和电流下采用不同的功率半导体器件。高电子迁移率晶体管（HEMT，HighElectronMobilityTransistor）是国内外发展热点，且已经在诸多领域取得突破，尤其在高温、高功率以及高频等方面具有广阔应用前景。GaN晶体管因其出色的材料性能，例如：带隙宽，临界电场大，电子迁移率高，饱和速度高和自发和压电极化效应引起的高密度二维电子气（2DEG），在功率开关和射频领域有很好应用。但GaN器件遭受高栅极泄漏电流，电流崩塌效应和长期稳定性差的困扰。用金属氧化物半导体（MOS）结构代替异质结（HFET）肖特基栅极结构可以抑制栅极泄漏电流。使用各种电介质的表面钝化技术通过降低表面态的密度可以改善电流本文档来自技高网...

【技术保护点】
1.一种基于原位钝化及氧化工艺的GaN器件的制备方法，其特征在于，包括如下步骤：/n提供半导体衬底；/n于所述半导体衬底上形成外延结构，所述外延结构包括GaN沟道层，其中，所述外延结构具有位于最上层的顶部功能层；/n在沉积腔室中于所述外延结构的所述顶部功能层表面沉积外延补充层，且所述外延补充层的材料与所述顶部功能层的材料相同；以及/n基于同一所述沉积腔室于所述外延补充层上原位沉积形成栅氧介质层。/n

【技术特征摘要】
1.一种基于原位钝化及氧化工艺的GaN器件的制备方法，其特征在于，包括如下步骤：
提供半导体衬底；
于所述半导体衬底上形成外延结构，所述外延结构包括GaN沟道层，其中，所述外延结构具有位于最上层的顶部功能层；
在沉积腔室中于所述外延结构的所述顶部功能层表面沉积外延补充层，且所述外延补充层的材料与所述顶部功能层的材料相同；以及
基于同一所述沉积腔室于所述外延补充层上原位沉积形成栅氧介质层。


2.根据权利要求1所述的基于原位钝化及氧化工艺的GaN器件的制备方法，其特征在于，所述顶部功能层包括所述GaN沟道层或形成于所述GaN沟道层上的势垒层。


3.根据权利要求2所述的基于原位钝化及氧化工艺的GaN器件的制备方法，其特征在于，当所述顶部功能层为所述势垒层时，所述势垒层与所述外延补充层的厚度之和小于30nm，所述势垒层包括AlGaN层或InAlN层，所述外延补充层对应包括AlGaN层或InAlN层；当所述顶部功能层为所述GaN沟道层时，所述外延补充层的厚度小于10nm。


4.根据权利要求1所述的基于原位钝化及氧化工艺的GaN器件的制备方法，其特征在于，形成所述外延补充层之前对所述顶部功能层表面进行预处理工艺，所述预处理工艺包括采用臭氧氧化及酸试剂清洗的工艺对所述顶部功能层的表面进行处理。


5.根据权利要求4所述的基于原位钝化及氧化工艺的GaN器件的制备方法，其特征在于，当所述顶部功能层为所述势垒层时，基于所述预处理工艺刻蚀掉所述势垒层的第一预设厚度，基于所述第一预设厚度控制所述势垒层与所述外延补充层的厚度之和小于30nm；当所述顶部功能层为所述GaN沟道层时，基于所述预处理工艺刻蚀掉所述GaN沟道层的第二预设厚度，所述第二预设厚度介于1-5nm之间。


6.根据权利要求1所述的基于原位钝化及氧化工艺的GaN器件的制备方法，其特征在于，所述外延补充层的沉积温度介于900℃-1000℃之间；所述栅氧介质层的沉积温度介于600℃-800℃之间，所述栅氧介质层的沉积压强介于80Torr-100Torr之间；所述栅氧介质层的厚度介于20nm-50nm之间。


7.根据权利要求1所述的基于原位钝化及氧化工艺的GaN器件的制备方法，其特...

【专利技术属性】
技术研发人员：马飞，冯光建，陈桥波，
申请(专利权)人：浙江集迈科微电子有限公司，
类型：发明
国别省市：浙江;33