用于多晶片图像传感器的DRAM和逻辑单元之间的可配置接口对准缓冲器制造技术

图像传感器具有被配置在多个块中的像素的阵列；每个块耦合到单独的模数转换器(ADC)，以提供数字化的图像数据。ADC将数字化的图像馈送到图像RAM中；并且图像RAM以第一像素次序将数字化的图像馈送到对准缓冲器。对准缓冲器以不同于第一像素次序的第二像素次序将数字化的图像提供给图像处理器。在实施例中，对准缓冲器使用多端口RAM。在另一个实施例中，对准缓冲器使用第一对准缓冲器RAM和第二对准缓冲器RAM，在读取另一个对准缓冲器RAM的同时写入一个对准缓冲器RAM以将图像数据提供给图像处理器。在实施例中，对准缓冲器以在全分辨率和降低分辨率次序之间可选择以及在从右到左和从左到右次序之间可选择的次序来提供数字化的图像。

【技术实现步骤摘要】
用于多晶片图像传感器的DRAM和逻辑单元之间的可配置接口对准缓冲器
本专利技术涉及图像传感器
，尤其涉及一种用于多晶片图像传感器的DRAM和逻辑单元之间的可配置接口对准缓冲器。
技术介绍
光传感器阵列可以与读出和原始图像存储电路相关联，该读出和原始图像存储电路以与阵列内像素的物理次序不同的次序提供数据。例如，通常每像素块键合的堆叠晶片图像传感器设计具有像素阵列裸片，其中像素按组或像素块布置，每个组包含8、16、32或64个像素，组中的每个像素通过模数转换器(ADC)被依次读取到至少第二裸片上的图像存储器(RAM)中。当从那个存储器中读取那些像素时，它们自然可以处于以下次序：来自每个组的单个像素与来自下一组的对应像素相邻，而来自每个组的其余像素则在其它时间获取，诸如在接下来的图像RAM字中。这个次序不允许物理上相邻的像素一起到达图像处理器。典型的相机功能包括自动对焦和颜色平面处理。许多图像处理和许多自动对焦方法共有的功能是边缘检测。许多边缘检测单元被配置为以像素次序顺序而不是以无序的顺序接收数据。
技术实现思路
本文档来自技高网...

【技术保护点】
1.一种图像传感器，包括：/n像素阵列，被配置为感测光并且被配置在多个块中；/n其中每个像素块耦合到适于提供数字化的图像数据的单独的模数转换器(ADC)；/nADC，被耦合成将数字化的图像数据馈送到图像RAM中；以及/n图像RAM，被耦合成以第一像素次序将数字化的图像数据提供给对准缓冲器；/n其中对准缓冲器被配置为以第二像素次序将数字化的图像数据提供给图像处理器，第二像素次序不同于第一像素次序。/n

【技术特征摘要】
20190114 US 16/247,4751.一种图像传感器，包括：
像素阵列，被配置为感测光并且被配置在多个块中；
其中每个像素块耦合到适于提供数字化的图像数据的单独的模数转换器(ADC)；
ADC，被耦合成将数字化的图像数据馈送到图像RAM中；以及
图像RAM，被耦合成以第一像素次序将数字化的图像数据提供给对准缓冲器；
其中对准缓冲器被配置为以第二像素次序将数字化的图像数据提供给图像处理器，第二像素次序不同于第一像素次序。


2.如权利要求1所述的图像传感器，其中像素阵列、ADC和图像RAM各自物理上位于单独的裸片上，所述单独的裸片通过裸片间键合互连。


3.如权利要求2所述的图像传感器，其中对准缓冲器包括能够在第一地址被读取并同时在第二地址被写入的多端口RAM，第一地址不同于第二地址。


4.如权利要求3所述的图像传感器，其中多端口RAM被配置为以第一长度的字被写入并且以比第一长度短的第二长度的字被读取。


5.如权利要求4所述的图像传感器，其中第二像素次序可配置为至少从左到右像素次序和从右到左像素次序。


6.如权利要求5所述的图像传感器，其中第二像素次序可配置为至少全分辨率像素次序和降低分辨率像素次序。


7.如权利要求6所述的图像传感器，其中图像RAM是DRAM并且适于存储至少一个整个图像帧。


8.如权利要求2所述的图像传感器，其中对准缓冲器包括第一对准缓冲器RAM和第二对准缓冲器RAM，对准缓冲器被配置为用数字化的图像数据写入第一对准缓冲器RAM，同时第...

【专利技术属性】
技术研发人员：秦晴，柳勋，丁台衡，
申请(专利权)人：豪威科技股份有限公司，
类型：发明
国别省市：美国;US