内插数/模转换器(DAC)制造技术

一种分段数/模转换器DAC(100)包括内插电阻DAC RDAC(108)和缓冲放大器(110)。内插RDAC(108)包括电阻双电阻R‑2R DAC(192)和梯形电阻(194)。R‑2R DAC(192)接收第一子字(126M)，并且生成具有表示第一子字(126M)的电压的模拟输出信号(136H‑136L)。第一子字(126M)具有整数M位，所述整数M位包括数字输入信号(122)的最高有效位MSB。梯形电阻(194)接收模拟输出信号(136H‑136L)和第二子字(126I)，并且生成模拟内插信号(146)。第二子字(126I)具有整数I位，所述整数I位包括输入信号(122)的中间有效位ISB。缓冲放大器(110)接收模拟内插信号(146)，并且为分段DAC(100)生成输出信号(124)。

【技术实现步骤摘要】
【国外来华专利技术】内插数/模转换器(DAC)
技术介绍
数/模转换器(DAC)是一种将数字信号转换成模拟信号的电气电路。DAC电路通常与微控制器或微处理器电路结合使用(或集成到所述微控制器或微处理器电路中)，以将数字值转换成模拟信号以用于各种应用。在许多应用(诸如医疗设备、光学设备工业控制产品、显示驱动器等)中，都需要高DAC精度。较高精度的DAC通常占用显著的电路面积，并且提高位精度通常会导致开关和电阻元件数量的显著增加。此外，提供高位精度的DAC电路需要更多的校准存储器和校准时间。
技术实现思路
根据本公开的至少一个实施例，一种分段DAC电路包括内插电阻DAC(RDAC)和缓冲放大器。所述内插RDAC包括电阻双电阻(R-2R)DAC和梯形电阻。所述R-2RDAC被配置为接收第一子字，并且生成具有表示所述第一子字的电压的模拟输出信号。第一子字具有整数M位，所述整数M位包括数字输入信号的最高有效位(MSB)。所述梯形电阻被配置为接收所述模拟输出信号和第二子字，并且生成模拟内插信号。所述第二子字具有整数I位，所述整数I位包括所述数字输入信号的中间有效位(ISB)所述缓冲放大器被配置为接收所述模拟内插信号，并且为所述分段DAC生成输出信号。另一例示性实施例是一种内插RDAC，所述内插RDAC包括R-2RDAC和梯形电阻。所述R-2RDAC被配置为接收第一子字，并且生成具有表示所述第一子字的电压的模拟输出信号。所述第一子字具有整数M位，所述整数M位包括数字输入信号的最高有效位MSB。所述梯形电阻被配置为接收所述模拟输出信号和第二子字，并且生成模拟内插信号。所述第二子字具有整数I位，所述整数I位包括所述数字输入信号的中间有效位ISB所述缓冲放大器被配置为接收所述模拟内插信号，并且为所述分段DAC生成输出信号。再一例示性实施例是一种将数字输入信号转换成对应的模拟输出信号的方法。所述方法包括接收所述数字输入信号的第一子字。所述第一子字包括整数M位，所述整数M位包括所述数字输入信号的MSB。所述方法还包括通过R-2RDAC生成具有表示所述第一子字的电压的模拟输出信号。所述方法还包括通过梯形电阻基于所述模拟输出信号和第二子字生成模拟内插信号。所述第二子字包括整数I位，所述整数I位包括所述数字输入信号的ISB。所述方法还包括通过缓冲放大器基于所述模拟内插信号生成所述模拟输出信号。附图说明现在将参考附图对各种示例进行详细描述，其中：图1示出了根据各种示例的例示性分段DAC电路的框图；图2示出了根据各种示例的由分段DAC电路接收的例示性数字输入信号；图3示出了根据各种示例的用于分段DAC电路的内插RDAC的9位MSBR-2RDAC的例示性电路图；图4A至D示出了根据各种示例的斩波开关电路的例示性电路图；图5A至B示出了根据各种示例的用于具有具有3个热电偶位的9位MSBR-2RDAC的内插RDAC的3位ISB梯形电阻的例示性电路图；图6A至C示出了根据各种示例的用于具有具有3个热电偶位的9位MSBR-2RDAC的内插RDAC的3位ISB梯形电阻的例示性电路图；图7示出了根据各种示例的用于分段DAC电路的内插RDAC的8位MSBR-2RDAC的例示性电路图；图8A至B示出了根据各种示例的用于具有具有2个热电偶位的8位MSBR-2RDAC的内插RDAC的4位ISB梯形电阻的例示性电路图；图9A至B示出了根据各种示例的用于具有具有3个热电偶位的8位MSBR-2RDAC的内插RDAC的4位ISB梯形电阻的例示性电路图；图10A示出了根据各种示例的分段DAC电路中的例示性斩波功能；图10B示出了根据各种示例的分段DAC电路中的例示性斩波功能；图10C示出了根据各种示例的分段DAC电路中的例示性斩波功能；图11示出了根据各种示例的用于校准分段DAC的方法的例示性流程图；以及图12示出了将数字输入信号转换成对应的模拟输出信号的方法的例示性流程图。注释和命名在整个以下描述和权利要求书中使用了某些术语来指代特定的系统部件。如本领域的技术人员将理解的，公司可能通过不同的名称来指代部件。本文档并不旨在区分名称不同但功能相同的部件。在以下讨论和权利要求中，术语“包括(including)”和“包含(comprising)”以开放式方式使用，并且因此应被解释为意指“包括但不限于……”。而且，术语“联接(couple)”或“联接(couples)”旨在意指间接或直接连接。因此，如果第一设备联接至第二设备，则该连接可以是通过直接连接，也可以是通过经由其它设备和连接的间接连接。表述“基于”旨在意指“至少部分基于”。因此，如果X基于Y，则X可以基于Y和任何数量的其它因素。具体实施方式以下讨论涉及本公开的各种实施例。尽管这些实施例中的一或多个可能是优选的，但是所公开的实施例不应被解释或以其它方式用于限制包括权利要求书的本公开的范围。此外，本领域技术人员将理解，以下描述具有广泛的应用，并且对任何实施例的讨论仅旨在作为该实施例的范例，而并非旨在暗示包括权利要求书的本公开的范围将限于该实施例。DAC电路将数字信号转换成模拟信号。在许多应用(诸如医疗设备、光学设备工业控制产品、显示驱动器等)中，都需要高DAC精度(例如，16位分辨率)。较高精度的DAC通常占用显著的电路面积，并且提高位精度通常会导致开关和电阻元件数量的显著增加。此外，提供高位精度的DAC电路需要更多的校准存储器和校准时间。用于微控制器的常规DAC电路提供12位或更低的分辨率，或者具有高晶粒成本、长校准路径和/或高度的复杂度。例如，一些常规的DAC电路需要相对大量的开关以用于MSB内插。另外，一些常规的DAC电路包括内插放大器，从而增加了电路的复杂度。因此，期望一种DAC电路能提供高精度(例如16位分辨率)、低成本、低复杂度的数/模转换。根据各种示例，提供了一种分段DAC电路，所述分段DAC电路利用内插RDAC和通用缓冲放大器来从数字输入信号生成模拟输出信号。内插RDAC包括用于提供对输入信号的粗略内插的MSBR-2RDAC和用于生成对输入信号的最终内插的ISB梯形电阻。缓冲放大器接收所得到的内插信号，并且利用电流增益向内插信号提供单位电压增益。所得到的模拟输出信号是高度精确的(例如16位)，并且具有相对低的复杂度(由于使用ISB梯形电阻作为替代以及缓冲电容器代替内插放大器)和成本。此类DAC可以在各种各样的应用中使用。换句话说，此类电路的广泛拓扑可以用于不同的功能电路。例如，此类DAC可以用于数字控制振荡器、点矩阵LCD驱动器等。图1示出了根据各种示例的例示性分段DAC电路100的框图。分段DAC100被配置为接收K位二进制编码的数字输入信号(CODE)122(例如，16位数字信号)，并且将CODE122转换成表示CODE122的值的模拟输出信号(VOUT)124。可以从任何合适的数字信号源(例如，微控制器)接收CODE122。在实施例中，分段DAC电路1本文档来自技高网...

【技术保护点】
1.一种分段数/模转换器DAC电路，其包含：/n内插电阻DAC RDAC，包括：/n电阻双电阻R-2R DAC，被配置为接收具有整数M位的第一子字，并且生成具有表示所述第一子字的电压的模拟输出信号，所述整数M位包括数字输入信号的最高有效位MSB；和/n梯形电阻，被配置为接收所述模拟输出信号和具有整数I位的第二子字，并且生成模拟内插信号，所述整数I位包括所述数字输入信号的中间有效位ISB；和/n缓冲放大器，被配置为接收所述模拟内插信号，并且为所述分段DAC生成输出信号。/n

【技术特征摘要】
【国外来华专利技术】1.一种分段数/模转换器DAC电路，其包含：
内插电阻DACRDAC，包括：
电阻双电阻R-2RDAC，被配置为接收具有整数M位的第一子字，并且生成具有表示所述第一子字的电压的模拟输出信号，所述整数M位包括数字输入信号的最高有效位MSB；和
梯形电阻，被配置为接收所述模拟输出信号和具有整数I位的第二子字，并且生成模拟内插信号，所述整数I位包括所述数字输入信号的中间有效位ISB；和
缓冲放大器，被配置为接收所述模拟内插信号，并且为所述分段DAC生成输出信号。


2.根据权利要求1所述的分段DAC，其中所述R-2RDAC包括：
R-2R电路，所述电路包括多个电阻；和
第一开关电路，在多个抽头节点处连接至所述R-2R电路，所述第一开关电路包括分别连接在所述抽头节点中对应的一个和基准电压之间的多个开关。


3.根据权利要求2所述的分段DAC，其中所述多个电阻中的每个基于单位电阻值。


4.根据权利要求2所述的分段DAC，其中所述R-2RDAC进一步包括：
有序元件匹配OEM电路，所述有序元件匹配OEM电路包括多个OEM电阻元件；
OEM开关电路，所述OEM开关电路包括多个OEM开关，所述多个OEM开关被配置为基于OEM代码选择性地将所述OEM电阻元件中对应的一个连接在所述基准电压和所述模拟输出信号之间；以及
热电偶解码器，被配置为基于所述第一子字的多个最低有效位生成所述OEM代码。


5.根据权利要求2所述的分段DAC，其中所述R-2RDAC进一步包括：
斩波电路，所述斩波电路包括多个斩波电阻；和
斩波开关电路，所述斩波开关电路包括多个斩波开关，所述多个斩波开关被配置为基于斩波代码选择性地将所述斩波电阻中对应的一个连接至所述基准电压。


6.根据权利要求1所述的分段DAC，其中所述梯形电阻包括：
多个电阻元件，彼此串联连接以在所述电阻元件的相邻电阻元件之间限定多个抽头节点；和
开关电路，所述开关电路包括多个开关，所述多个开关被配置为选择性地将所述抽头节点中对应的一个连接至所述梯形电阻的输出以生成所述模拟内插信号。


7.根据权利要求1所述的分段DAC，进一步包含校准电路，所述校准电路被配置为基于所述数字输入信号从校准数据生成校准代码，并且基于所述校准代码和所述第二子字以及具有整数L位的第三子字生成调制器代码，所述整数L位包括所述数字输入信号的最低有效位LSB。


8.根据权利要求7所述的分段DAC，其中所述校准电路被配置为存储用于所述第二子字的第一组K×M位的校准数据和用于所述第三子字的第二组K×M位的校准数据。


9.根据权利要求1所述的分段DAC，其中所述缓冲放大器包括斩波电路，所述斩波电路被配置为对从所述内插RDAC接收的所述模拟内插信号进行分解以作为AC信号处理，并且在所述缓冲放大器的输出处将所述AC信号积分回DC信号以为所述分段DAC生成所述输出信号。


10.根据权利要求1所述的内插DAC，其中所述整数M位是9位，并且所述整数I位是3位。
...

【专利技术属性】
技术研发人员：张俊，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国;US