【技术实现步骤摘要】
半导体装置本申请要求于2019年1月10日在韩国知识产权局提交的第10-2019-0003291号韩国专利申请的权益，所述韩国专利申请的公开内容通过引用全部包含于此。
专利技术构思涉及一种半导体装置，更具体地，涉及一种包括氧化物沟道层的半导体装置。
技术介绍
随着电子产品趋向于重量轻、薄和小型化，对高度集成的半导体装置的需求已经增加。随着半导体装置的尺寸缩小，包括在晶体管中的组件的尺寸也在减小。因此，由于短沟道效应而会发生漏电流。因此，有必要减小晶体管的漏电流并提高半导体装置的可靠性。
技术实现思路
专利技术构思提供了一种具有低漏电流和增大的导通电流两者的半导体装置。根据专利技术构思的一个方面，提供了一种半导体装置，所述半导体装置包括：沟道层，位于基底上，沟道层包括导电氧化物；栅极结构，位于沟道层上，栅极结构包括栅电极和位于栅电极的两个侧壁上的栅极间隔件；以及源区和漏区，在距沟道层的顶表面具有第一高度的凹进区域中位于栅极结构的两侧上。源区和漏区被构造为向沟道层的位于栅极结构下方的部分施加拉...
【技术保护点】
1.一种半导体装置，所述半导体装置包括：/n沟道层，位于基底上，沟道层包括导电氧化物；/n栅极结构，位于沟道层上，栅极结构包括栅电极和位于栅电极的两个侧壁上的栅极间隔件；以及/n源区和漏区，在距沟道层的顶表面具有第一高度的凹进区域中位于栅极结构的两侧上，/n其中，源区和漏区被构造为向沟道层的位于栅极结构下方的部分施加拉应力。/n
【技术特征摘要】
20190110 KR 10-2019-00032911.一种半导体装置，所述半导体装置包括：
沟道层，位于基底上，沟道层包括导电氧化物；
栅极结构，位于沟道层上，栅极结构包括栅电极和位于栅电极的两个侧壁上的栅极间隔件；以及
源区和漏区，在距沟道层的顶表面具有第一高度的凹进区域中位于栅极结构的两侧上，
其中，源区和漏区被构造为向沟道层的位于栅极结构下方的部分施加拉应力。
2.根据权利要求1所述的半导体装置，其中，导电氧化物包括InGaZnOx、InGaSiOx、InSnZnOx、InZnOx、SnO2、HfInZnOx和YbGaO3(ZnO)5中的至少一种。
3.根据权利要求1所述的半导体装置，其中，导电氧化物包括由式RAO3(MO)m表示的材料，并且
其中，R是钪、镱、镥和铟中的至少一种，A是镓、铝、铁和铟中的至少一种，M是锌和镁中的至少一种，m是整数。
4.根据权利要求1所述的半导体装置，其中，源区和漏区中的每个包括非晶InO3-ZnO、InGaSiOx、掺杂磷的硅、掺杂砷的硅、掺杂磷的锗和掺杂砷的锗中的至少一种。
5.根据权利要求1所述的半导体装置，其中，栅极结构在平行于基底的顶表面的第一方向上延伸，
其中，栅极间隔件中的每个在垂直于第一方向且平行于基底的顶表面的第二方向上具有第一厚度，并且
其中，源区和漏区中的每个与栅电极之间的在第二方向上的距离小于第一厚度。
6.根据权利要求1所述的半导体装置，其中，栅极间隔件与源区和漏区竖直地部分叠置。
7.根据权利要求1所述的半导体装置，其中，每个凹进区域的侧壁与底部之间的边界具有倒圆的形状。
8.根据权利要求1所述的半导体装置，其中，源区和漏区中的每个包括：
第一材料层，共形地位于凹进区域的内壁上，第一材料层包括第一浓度的杂质；以及
第二材料层，在第一材料层上填充凹进区域，第二材料层包括与第一浓度不同的第二浓度的杂质。
9.根据权利要求1所述的半导体装置，其中，在平行于基底的顶表面的第一方向上，源区和漏区中的每个的最大宽度处于与源区和漏区的顶表面相同的水平处。
10.根据权利要求1所述的半导体装置，其中，源区和漏区中的每个包括在平行于基底的顶表面的第一方向上向外突出的突起，并且
其中，源区和漏区中的每个的在第一方向上的最大宽度处于低于源区和漏区的顶表面且高于源区和漏区的底表面的水平处。
11.根据权利要求1所述的半导体装置，其中，源区和漏区中的每个包括：
上部区域，在平行于基底的顶表面的第一方向上具有第一宽度；以及
下部区域，位于上部区域下方，下部区域在第一方向上具有小于第一宽度的第二宽度。
12.根据权利要求1所述的半导体装置，其中，栅极结构还包括位于栅电极与沟道层之间以及在栅电极与栅极间隔件之间的栅极绝缘层，
其中，栅电极包括金属、金属氮化物和金属碳化物中的至少一种，并且
其中，栅电...
【专利技术属性】
技术研发人员：宋宇彬，金会承，M·坎托罗，李相遇，赵珉熙，黄汎佣，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。