双栅极金属氧化物半导体场效应晶体管制造技术

一种双栅极金属氧化物半导体场效应晶体管(MOSFET)可以包括具有沟道区、漏极和源极的MOSFET、邻近沟道区形成的第一栅极、邻近漏极形成的漏极扩展区，以及邻近漏极扩展区形成的第二栅极。

【技术实现步骤摘要】
【国外来华专利技术】双栅极金属氧化物半导体场效应晶体管
本公开总体上涉及半导体制造，并且更具体地，涉及双栅极金属氧化物半导体场效应晶体管的制造和使用。
技术介绍
半导体器件制造是用于创建存在于许多电气和电子器件中的集成电路的工艺。这是一个光刻、机械和化学处理步骤的多步骤序列，在此期间，电子电路在由半导体材料制成的晶圆上逐渐创建。例如，在半导体器件制造期间，可以在单个半导体管芯(die)上形成包括晶体管、电阻器、电容器、电感器和二极管的多个分立电路组件。晶体管是具有许多用途的半导体器件。一般来说，晶体管是用于放大或切换电子信号和电功率的半导体器件。它由通常具有至少三个用于连接到外部电路的端子的半导体材料组成。通常，施加到一对晶体管端子的电压或电流控制通过另一对端子的电流。一种常见类型的晶体管是金属氧化物半导体场效应晶体管(MOSFET)。典型的MOSFET包括绝缘栅极，其电压决定了该器件的电导率，如在该器件的两个其他非栅极端子(被称为漏极端子和源极端子)之间看到的那样。具有大量施加电压的MOSFET改变电导率的能力允许其被用于放大或切换电子信号。可见的增加使用的一种类型的MOSFET是扩展漏极MOSFET，有时也称为漏极扩展MOSFET、EDMOS或DEMOS。顾名思义，扩展漏极MOSFET通过在晶体管器件的漏极和沟道之间增加一个n型漏极漂移区来扩展晶体管器件的漏极，其可能会在该漏极扩展区而不是沟道区中捕获电场的绝大部分，因此包含对该扩展漏极区而不是沟道区的热载流子效应，因此增加了晶体管器件的热载流子可靠性。现有的扩展漏极MOSFET器件通常在其漏极到源极(Vds)击穿电压和它们的导通阻抗(Rdson)之间存在权衡。因此，需要降低这种权衡的MOSFET器件。
技术实现思路
根据本公开的教导，与扩展漏极MOSFET相关联的某些缺点和问题可以被减少或消除。根据本公开的实施例，双栅极金属氧化物半导体场效应晶体管(MOSFET)可以包括具有沟道区、漏极和源极的MOSFET、邻近沟道区形成的第一栅极、邻近漏极形成的漏极扩展区，以及邻近漏极扩展区形成的第二栅极。根据本专利技术的这些和其他实施例，一种用于制造双栅极金属氧化物半导体场效应晶体管(MOSFET)的方法可以包括形成具有沟道区、漏极和源极的MOSFET，形成邻近沟道区的第一栅极、形成邻近漏极的漏极扩展区，以及形成邻近漏极扩展区的第二栅极。根据本专利技术的这些和其他实施例，一种用于操作双栅极金属氧化物半导体场效应晶体管(MOSFET)的方法，提供了双栅极金属氧化物半导体场效应晶体管，其包括具有沟道区、漏极和源极的MOSFET，并且还包括邻近沟道区形成的第一栅极、邻近漏极形成的漏极扩展区，以及邻近漏极扩展区形成的第二栅极。该方法可以包括向第一栅极施加第一电压，以便调制双栅极MOSFET的导电(conduction)并且向第二栅极施加第二电压，以便调制双栅极MOSFET的击穿电压和双栅极MOSFET的漏极到源极阻抗中的至少一个。根据本专利技术的这些和其他实施例，一种用于实现双栅极金属氧化物半导体场效应晶体管(MOSFET)的计算机程序产品，提供了双栅极金属氧化物半导体场效应晶体管，其包括具有沟道区、漏极和源极的MOSFET，并且还包括邻近沟道区形成的第一栅极、邻近漏极形成的漏极扩展区，以及邻近可以漏极扩展区形成的第二栅极。该计算机程序产品可以包括具有物理地体现在其中的计算机可读代码的计算机可用介质，所述计算机程序产品还包括用于将双栅极MOSFET描述为单个MOSFET器件的计算机可读程序代码，该单个MOSFET器件基于可变切换可操作到两个不同的状态。根据本专利技术的这些和其他实施例，一种用于合成集成电路设计的集成电路设计系统可包括处理器及耦合到处理器的存储器器件，其中该存储器器件存储多个指令，其在由处理器执行时提供至少一个包含逻辑合成器模块的软件模块，该逻辑合成器模块接收电路描述及单元技术文件以生成集成电路设计的功能逻辑。单元技术文件可以包括双栅极金属氧化物半导体场效应晶体管(MOSFET)的表征，其包括具有沟道区、漏极和源极的MOSFET，并且还包括邻近沟道区形成的第一栅极、邻近漏极形成的漏极扩展区、以及邻近漏极扩展区形成的第二栅极，其进一步将双栅极MOSFET描述为单个MOSFET器件，其基于可变切换可操作到两个不同状态。逻辑合成器模块可以生成包括双栅极MOSFET的集成电路的功能逻辑。根据本公开的这些和其他实施例，一种用于合成集成电路设计的方法可包括在存储器器件中存储多个指令，由处理器执行多个指令以提供包括逻辑合成器模块的至少一个软件模块，由逻辑合成器模块接收电路描述和单元技术文件；由逻辑合成器模块生成集成电路设计的功能逻辑，其在单元技术文件内表征双栅极金属氧化物半导体场效应晶体管(MOSFET)，包括其具有沟道区、漏极和源极的MOSFET，并且还包括邻近所述沟道区形成的第一栅极、邻近漏极形成的漏极扩展区，以及邻近漏极扩展区形成的第二栅极，其中将第一电压施加到第一栅极以便调制双栅极MOSFET的导电，其中双栅极MOSFET被描述为基于可变切换可操作到两个不同状态的单个MOSFET器件，以及由逻辑合成器模块生成包括双栅极MOSFET的集成电路的功能逻辑。根据本公开的这些和其他实施例，一种用于合成集成电路设计的计算机程序产品可以包括计算机可用介质，其具有物理地体现在其中的计算机可读代码，所述计算机程序产品还包括计算机可读程序代码，用于：在存储器器件中存储多个指令；由处理器执行多个指令以提供至少一个包括逻辑合成器模块的软件模块；由逻辑合成器模块接收电路描述和单元技术文件；由所述逻辑合成器模块生成所述集成电路设计的功能逻辑；在单元技术文件内表征双栅极金属氧化物半导体场效应晶体管(MOSFET)，包括具有沟道区、漏极和源极的MOSFET，并且还包括邻近沟道区形成的第一栅极、邻近漏极形成的漏极扩展区、以及邻近漏极扩展区形成的第二栅极，其中双栅极MOSFET被描述为基于可变切换可操作到两个不同状态的单个MOSFET器件；以及由逻辑合成器模块生成包括双栅极MOSFET的集成电路的功能逻辑。根据本文所包括的附图、说明书和权利要求，本公开的技术优点对于本领域的普通技术人员而言可以是显而易见的。实施例的目的和优点将至少通过权利要求中特别指出的元件、特征和组合来实现和获得。应该理解的是，前述一般性描述和以下详细描述两者均为说明性示例且不限制本公开中所阐述的权利要求书。附图说明通过参考以下结合附图的描述，可以获得对本专利技术实施例及其优点的更全面的理解，在附图中，相同的附图标号指示相同的特征，并且其中：图1A示出了根据本公开的实施例的在其上制造有双栅极扩展漏极MOSFET的半导体衬底的部分的正视图；图1B示出了根据本公开的实施例的在其上制造有双栅极扩展漏极MOSFET的另一半导体衬底的部分的正视图；图1C示出了根据本公开的实施例的在其上制造有双栅极扩展漏极MOSFET的另一半导体衬底的部分的正视图；图2A示出本文档来自技高网...

【技术保护点】
1.一种双栅极金属氧化物半导体场效应晶体管(MOSFET)，包括：/nMOSFET，其具有沟道区、漏极和源极；/n邻近所述沟道区形成的第一栅极；/n邻近所述漏极形成的漏极扩展区；以及/n邻近所述漏极扩展区形成的第二栅极。/n

【技术特征摘要】
【国外来华专利技术】20170929 US 15/720,9771.一种双栅极金属氧化物半导体场效应晶体管(MOSFET)，包括：
MOSFET，其具有沟道区、漏极和源极；
邻近所述沟道区形成的第一栅极；
邻近所述漏极形成的漏极扩展区；以及
邻近所述漏极扩展区形成的第二栅极。


2.根据权利要求1所述的双栅极MOSFET，其中，所述第二栅极形成在所述第一栅极被形成在其上的半导体衬底的表面的外部。


3.根据权利要求1所述的双栅极MOSFET，其中，所述第二栅极形成在所述MOSFET被形成在其上的半导体衬底内，使得所述第二栅极与漏极扩展区隔离。


4.根据权利要求1所述的双栅极MOSFET，还包括在所述第二栅极和所述漏极扩展区之间形成隔离的导电层。


5.根据权利要求4所述的双栅极MOSFET，其中，布置隔离的导电层，使得其电压通过与所述第二栅极的电容耦合来控制。


6.根据权利要求4所述的双栅极MOSFET，其中，所述隔离的导电层包括在所述双栅极MOSFET的制造期间注入的电荷。


7.根据权利要求4所述的双栅极MOSFET，其中，选择隔离的导电层到在其上形成所述双栅极MOSFET的半导体衬底表面的距离，以实现所述双栅极MOSFET的所需击穿电压和所需导电状态漏极到源极阻抗中的至少一个。


8.根据权利要求1所述的双栅极MOSFET，其中，布置所述第二栅极，使得在所述双栅极MOSFET的导电状态期间，相对于不存在所述第二栅极的导电状态漏极到源极阻抗，施加到所述第二栅极的电压减少了所述双栅极MOSFET的导电状态漏极到源极阻抗。


9.根据权利要求1所述的双栅极MOSFET，其中，布置所述第二栅极，使得在所述双栅极MOSFET的非导电状态期间，相对于不存在所述第二栅极的击穿电压，施加到所述第二栅极的电压增加了所述双栅极MOSFET的击穿电压。


10.根据权利要求1所述的双栅极MOSFET，其中，布置所述第二栅极，使得第二栅极能操作为将电荷局部捕获到邻近所述第一栅极的介电区中，以便调制所述漏极扩展区的导电和所述双栅极MOSFET的击穿电压中的至少一个。


11.根据权利要求1所述的双栅极MOSFET，其中，选择所述第二栅极到在其上形成所述双栅极MOSFET的半导体衬底表面的距离，以实现所述双栅极MOSFET的所需击穿电压和所需导电状态漏极到源极阻抗中的至少一个。


12.根据权利要求1所述的双栅极MOSFET，其中，所述第二栅极由比所述第一栅极更邻近于在其上形成所述双栅极MOSFET的半导体衬底的表面的所述双栅极MOSFET的金属化层形成。


13.根据权利要求1所述的双栅极MOSFET，其中，所述第二栅极的布局包围与所述漏极耦合的漏极接触区，以便形成所述第二栅极。


14.根据权利要求1所述的双栅极MOSFET，其中，所述第二栅极的布局包括电耦合在一起以形成所述第二栅极的多个块。


15.一种用于制造双栅极金属氧化物半导体场效应晶体管(MOSFET)的方法，包括：
形成MOSFET，其具有沟道区、漏极和源极；
邻近所述沟道区形成第一栅极；
邻近所述漏极形成漏极扩展区；以及
邻近所述漏极扩展区形成第二栅极。


16.根据权利要求15所述的方法，还包括在所述第一栅极被形成在其上的半导体衬底的表面的外部形成所述第二栅极。


17.根据权利要求15所述的方法，还包括在所述MOSFET被形成在其上的半导体衬底内形成所述第二栅极，使得所述第二栅极与所述漏极扩展区隔离。


18.根据权利要求15所述的方法，还包括在所述第二栅极和所述漏极扩展区之间形成隔离的导电层。


19.根据权利要求18所述的方法，还包括布置所述隔离的导电层，使得其电压通过与布置所述第二栅极的电容耦合来控制。


20.根据权利要求18所述的方法，还包括在制造所述双栅极MOSFET期间，将电荷注入所述隔离的导电层。


21.根据权利要求18所述的方法，还包括选择所述隔离的导电层到在其上形成所述双栅极MOSFET的半导体衬底表面的距离，来实现所述双栅极MOSFET的所需击穿电压和所需导电状态漏极到源极阻抗中的至少一个。


22.根据权利要求15所述的方法，还包括布置所述第二栅极，使得在所述双栅极MOSFET的导电状态期间，相对于不存在所述第二栅极的导电状态漏极到源极阻抗，施加到所述第二栅极的电压减少了所述双栅极MOSFET的导电状态漏极到源极阻抗。


23.根据权利要求15所述的方法，还包括布置所述第二栅极，使得在所述双栅极MOSFET的非电通状态期间，相对于不存在所述第二栅极的击穿电压，施加到所述第二栅极的电压增加了所述双栅极MOSFET的击穿电压。


24.根据权利要求15所述的方法，还包括布置所述第二栅极，使得第二栅极能够操作为将电荷局部捕获到邻近所述第一栅极的介电区中，以便调制所述漏极扩展区的导电和所述双栅极MOSFET的击穿电压中的至少一个。


25.根据权利要求15所述的方法，还包括选择所述第二栅极到在其上形成所述双栅极MOSFET的半导体衬底表面的距离，以实现所述双栅极MOSFET的所需击穿电压和所需导电状态漏极到源极阻抗中的至少一个。


26.根据权利要求15所述的方法，还包括在比所述第一栅极更邻近于在其上形成所述双栅极MOSFET的半导体衬底的表面的金属化层中形成所述双栅极MOSFET的第二栅极。


27.根据权利要求15所述的方法，还包括布置所述第二栅极的布局包围了与所述漏极耦合的漏极接触区，以便形成所述第二栅极。


28.根据权利要求15所述的方法，还包括布置所述第二栅极的布局包括电耦合在一起以形成所述第二栅极的多个块。


29.一种用于操作双栅极金属氧化物半导体场效应晶体管(MOSFET)的方法，所述双栅极金属氧化物半导体场效应晶体管包括具有沟道区、漏极和源极的MOSFET、并且还包括邻近所述沟道区形成的第一栅极、邻近所述漏极形成的漏极扩展区，以及邻近所述漏极扩展区形成的第二栅极，所述方法包括：
向所述第一栅极施加第一电压，以便调制所述双栅极MOSFET的导电；以及
向所述第二栅极施加第二电压，以便调制所述双栅极MOSFET的击穿电压和双栅极MOSFET的...

【专利技术属性】
技术研发人员：斯科特·沃里克，贾斯汀·多尔蒂，亚历山大·巴尔，克里斯蒂安·拉森，马克·L·塔拉比亚，应迎，
申请(专利权)人：思睿逻辑国际半导体有限公司，
类型：发明
国别省市：英国;GB