存储器芯片制造技术

根据实施方式，存储器芯片具备存储单元阵列、以及第1电路。所述第1电路对所述存储单元阵列的对象区域执行使用参数读取数据的第1处理。而且，所述第1电路在所述第1处理之后，执行改变所述参数的设定值并读取所述数据的第2处理。

【技术实现步骤摘要】
存储器芯片[相关申请案]本申请案享有2019年1月10日申请的日本专利申请案编号2019-2873的优先权的利益，该日本专利申请案的全部内容引用于本申请案中。
本实施方式一般来说涉及一种存储器芯片。
技术介绍
以往，在NAND(Not-And，与非)型闪速存储器的存储器芯片装运前，实施该存储器芯片的试验。
技术实现思路
一实施方式提供一种能够简单地试验的存储器芯片。根据本实施方式，存储器芯片具备存储单元阵列、以及第1电路。所述第1电路对所述存储单元阵列的对象区域执行使用参数读取数据的第1处理。而且，所述第1电路在所述第1处理之后，执行改变所述参数的设定值并读取所述数据的第2处理。附图说明图1是表示实施方式的存储器芯片的使用形态的一例的示意性的图。图2是表示实施方式的存储器芯片的构成的一例的示意性的图。图3是表示实施方式的存储单元阵列中所包含的1个区块BLK的构成例的电路图。图4是表示采用TLC的情况下的实施方式的存储单元可取的阈值电压的一例的图。本文档来自技高网...

【技术保护点】
1.一种存储器芯片，具备/n存储单元阵列；以及/n第1电路，对所述存储单元阵列的对象区域执行使用参数读取数据的第1处理，在所述第1处理之后，执行改变所述参数的设定值并读取所述数据的第2处理。/n

【技术特征摘要】
20190110 JP 2019-0028731.一种存储器芯片，具备
存储单元阵列；以及
第1电路，对所述存储单元阵列的对象区域执行使用参数读取数据的第1处理，在所述第1处理之后，执行改变所述参数的设定值并读取所述数据的第2处理。


2.根据权利要求1所述的存储器芯片，其还具备能够连接于外部装置的第2电路，
所述第1电路根据来自所述外部装置的指令执行所述第1处理，在所述第1处理之后，不需要来自所述外部装置的进一步的指令便执行所述第2处理。


3.根据权利要求1所述的存储器芯片，其中
所述第1处理包含将所述数据的期望值与所述读取到的数据进行比较的第3处理，
所述第1电路基于所述第3处理的结果判定是否执行所述第2处理。


4.根据权利要求3所述的存储器芯片，其还具备能够连接于外部装置的第2电路，
所述存储单元阵列具备多个第1存储区域，
所述第1电路根据来自所述外部装置的指令将所述多个第1存储区域中的一个第1存储区域设定为所述对象区域并执行所述第1处理、或所述第1处理及所述第2处理，然后，不需要来自所述外部装置的进一步的指令而将所述多个第1存储区域中的与所述一个第1存储区域不同的其它第1存储区域设定为所述对象区域并执行所述第1处理、或所述第1处理及所述第2处理。


5.根据权利要求4所述的存储器芯片，其还具备第2存储区域，
所述存储单元阵列具备多个第3存储区域，
所述多个第3存储区域各自具备所述多个第1存储区域，
所述第1电路将作为所述多个第3存储区域中的一个的第4存储区域所具备的所述多个第1存储区域的各个依次设定为所述对象区域，测量与所述第2处理相关的第1数，基于所述第1数判定对所述第4存储区域的处理是否合格，将是否合格的判定的结果存储在所述第2存储区域。


6.根据权利要求5所述的存储器芯片，其中
所述第2处理包含与所述第3处理为相同的处理的第4处理，
...

【专利技术属性】
技术研发人员：荒井健一，原田佳和，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本;JP