一种CMOS功放的过压保护电路制造技术

本实用新型专利技术公开了一种CMOS功放的过压保护电路，该电路包括叠管电路、电压传感器、电压限幅器以及减法器；所述叠管电路的一端分别与所述电压传感器和所述电压限幅器连接，所述叠管电路的另一端与所述减法器连接。该电路通过在原有的叠管电路的基础上增设电压传感器电压限幅器以及减法器，保护叠管电路中的两个MOS管在极限工作条件下不被击穿，通过负反馈调节原理可以将整个CMOS功放电路在极限情况下的电压调节至安全范围内，电路设计简单合理，安全可靠。

【技术实现步骤摘要】
一种CMOS功放的过压保护电路
本技术涉及集成电路设计
，更具体的说是涉及一种CMOS功放的过压保护电路。
技术介绍
目前，CMOS工艺由于其高集成度、高良率、低成本，且器件可以进一步随着工艺进步而获益等特点，已经成为数字电路、模拟电路甚至射频集成电路、毫米波集成电路的主流工艺，但是在功率放大器领域，CMOS工艺一直未得到很好的应用效果，主要原因在于和传统的GaAsHBT(砷化镓异质结双极晶体管)相比，CMOS的击穿电压比较低，在CMOS工艺中，如果需要设计功放，通常结构如图1所示，图1中，M1是功放的主要放大管，Vin为输入信号，输出信号为Vout，其和输入时反相的，这样就导致两个主要的MOS器件的可靠性问题：第一，栅氧的反相击穿电压，也就是TDDB，由于输入和输出相位相反，这样就导致MOS管的G和D之间在输入达到最低时，输出达到最大，Vgd就最大，这时是PA工作的最大输出功率的时候，它将直接引起MOS管失效；第二，Vds摆动最大还会引入热载流子效应，也就是HCI，它引入了器件的退化，PA的性能也就越来越恶化。为解决CMOS功放的击穿问题，最为常见的方法是叠管，如图2所示，通过叠加一个管子M2后，通过M1、M2分压，从而将之前M1所承担的电压差分为两个管子M1、M2分别承担，从而大大降低管子的击穿风险。但是，这种方法存在下面几个问题：1.虽然增加管子可以增加耐压大小，但是每往上增加一个管子，就会从整体上降低功放的效率；2.针对可靠性，PA的负载很有可能不是很好的50ohm，相反，PA直接连着天线，天线的阻抗会随着外部环境的变化而显著变化，这样可能出现两个最差情况，一是电流最大而电压最小，这一点问题相对容易解决，因为大电流情况下，CMOS电路中很容易监测并反馈至偏置端进行降低；二是电压最大而电流最小，可以参见附图3，这种情况很难预测，且不易解决。这样，在高电压情况下，CMOS功放无法保证功放仍能在极端条件下完好无损，功放的可靠性低、工作安全性难以保证。因此，如何提供一种可以提高功放安全性和可靠性的保护电路是本领域技术人员亟需解决的问题。
技术实现思路
有鉴于此，本技术提供了一种CMOS功放的过压保护电路，该电路通过在原有的叠管电路的基础上增设电压传感器电压限幅器以及减法器，保护叠管电路中的两个MOS管在极限工作条件下不被击穿，通过负反馈调节原理可以将整个CMOS功放电路在极限情况下的电压调节至安全范围内，解决了现有的CMOS功放在高电压情况下无法保证仍能在极端条件下完好无损，功放的可靠性低、工作安全性难以保证的问题。为了实现上述目的，本技术采用如下技术方案：本技术提供了一种CMOS功放的过压保护电路，包括叠管电路、电压传感器、电压限幅器以及减法器；所述叠管电路的一端分别与所述电压传感器和所述电压限幅器连接，所述叠管电路的另一端与所述减法器连接。进一步地，所述叠管电路包括MOS管M1、MOS管M2和电感L1；所述MOS管M1的栅极与所述减法器连接，所述MOS管M1的源极接地，所述MOS管M1的漏极与所述MOS管M2的源极连接；所述MOS管M2的栅极与所述电压限幅器连接，所述MOS管M2的漏极与所述电感L1连接，所述电压传感器的一端与所述MOS管M2的漏极连接，其另一端与所述MOS管M2的栅极连接。进一步地，所述电压限幅器包括多个二极管，多个所述二极管串联连接。经由上述的技术方案可知，与现有技术相比，本技术公开提供了一种CMOS功放的过压保护电路，该电路通过在原有的叠管电路的基础上增设电压传感器电压限幅器以及减法器，保护叠管电路中的两个MOS管在极限工作条件下不被击穿，通过负反馈调节原理可以将整个CMOS功放电路在极限情况下的电压调节至安全范围内，电路设计简单合理，安全可靠。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1附图为现有技术中CMOS功放的电路结构示意图；图2附图为现有技术中采用叠管方式解决CMOS功放的击穿问题的电路原理示意图；图3附图为采用传统的叠管方式出现电压最大而电流最小问题时电路的状态示意图；图4附图为本技术提供的一种CMOS功放的过压保护电路的电路原理示意图；图5附图为本技术实施例中电压传感器的一种电路结构示意图；图6附图为本技术实施例中减法器所应用的减法电路的电路原理示意图；图7附图为本技术实施例中输出射频信号幅度增加时，VCAS电压的变化情况示意图；图8附图为本技术实施例中保护工作的三个区域划分示意图。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。参见附图4，本技术实施例公开了一种CMOS功放的过压保护电路，包括叠管电路、电压传感器U1、电压限幅器U2以及减法器U3；叠管电路的一端分别与电压传感器U1和电压限幅器U2连接，叠管电路的另一端与减法器U3连接。在一个具体的实施例中，叠管电路包括MOS管M1、MOS管M2和电感L1；MOS管M1的栅极与减法器U3连接，MOS管M1的源极接地，MOS管M1的漏极与MOS管M2的源极连接；MOS管M2的栅极与电压限幅器U2连接，MOS管M2的漏极与电感L1连接，电压传感器U1的一端与MOS管M2的漏极连接，其另一端与MOS管M2的栅极连接。具体地，参见附图4，上述实施例公开的一种CMOS功放的过压保护电路，具体包括MOS管M1、MOS管M2、电容C1、电感L1、电阻R1、电压传感器U1、电压限幅器U2以及减法器U3；MOS管M1的栅极与电容C1连接，MOS管M1的栅极还分别与电阻电阻R1和减法器U3连接，MOS管M1的源极接地，MOS管M1的漏极与MOS管M2的源极连接；MOS管M2的栅极与电压限幅器U2连接，MOS管M2的漏极与电感L1连接，电压传感器U1一端与MOS管M2的漏极连接，其另一端与MOS管M2的栅极连接。在本实施例中，电压传感器(V-Sensor)用来采样输出信号，一旦输出电压升高到一定程度，V-Sensor将得到一个升高的电压V1，也就是提高M2的Gate电压，这样将保护M2的栅氧不被击穿；电压限幅器(Limiter)产生一个电压，这个电压在VCAS不超过这个限幅电压时，VCAS随着V1和VB2的工作情况而定；减法器(本文档来自技高网...

【技术保护点】
1.一种CMOS功放的过压保护电路，其特征在于，包括叠管电路、电压传感器、电压限幅器以及减法器；/n所述叠管电路的一端分别与所述电压传感器和所述电压限幅器连接，所述叠管电路的另一端与所述减法器连接。/n

【技术特征摘要】
1.一种CMOS功放的过压保护电路，其特征在于，包括叠管电路、电压传感器、电压限幅器以及减法器；
所述叠管电路的一端分别与所述电压传感器和所述电压限幅器连接，所述叠管电路的另一端与所述减法器连接。


2.根据权利要求1所述的一种CMOS功放的过压保护电路，其特征在于，所述叠管电路包括MOS管M1、MOS管M2和电感L1；
所述MOS管M1的栅极与所述减法器连接，所述M...

【专利技术属性】
技术研发人员：李露露，高自立，邹亮，
申请(专利权)人：珠海复旦创新研究院，
类型：新型
国别省市：广东;44