匹配箱的输入端的阻抗调节方法、装置及射频电源系统制造方法及图纸

本发明专利技术公开了一种匹配箱的输入端的阻抗匹配方法，该方案考虑到在匹配箱的输入端的阻抗没有达到目标阻抗之前，匹配箱的输入端的阻抗在调节过程中其相位角是发生变化的，且越靠近目标阻抗，阻抗的相位角的数值越小，基于此，本申请将相位角引入阻抗匹配过程中，使得匹配过程中步长随着相位角发生变化，实现当前频率远离最优频率时增大步长，当前频率在接近最优频率时减小步长，使得越靠近最优频率，频率的变化率越小，提高了阻抗匹配的速度及精度。本发明专利技术还公开了一种匹配箱的输入端的阻抗匹配装置及射频电源系统，具有与上述阻抗匹配方法相同的有益效果。

【技术实现步骤摘要】
匹配箱的输入端的阻抗调节方法、装置及射频电源系统
本专利技术涉及射频
，特别是涉及一种匹配箱的输入端的阻抗调节方法、装置及射频电源系统。
技术介绍
射频电源系统包括射频电源和等离子体腔室。一般来讲，由于等离子体腔室中的非线性负载的阻抗是时变的，而射频电源的输出阻抗是恒定的。因此，这将造成射频电源和等离子体腔室之间出现严重的阻抗失配，使得传输线上存在较大的反射效率，射频电源产生的功率无法全部输送到等离子体腔室，功率损耗较大。为解决该问题，射频电源和等离子体腔室之间通常还设置有匹配箱，匹配箱包括由电感和电容构成的匹配网络。现有技术中的匹配方式是通过调节射频电源的工作频率来改变匹配箱的输入端的阻抗，从而实现阻抗匹配。但是这种调节方法是通过固定了调节频率的步长，然后在一个频率范围内往返进行扫频，直到找到合适的频率为止。虽然与传统的机械调节方法相比在一定程度上节省了匹配时间，但是对初始扫频范围要求高，容易出现无法找到最优频率的现象。
技术实现思路
本专利技术的目的是提供一种匹配箱的输入端的阻抗调节方法、装置及射频电源系统，提高了阻抗匹配的速度及精度。为解决上述技术问题，本专利技术提供了一种匹配箱的输入端的阻抗调节方法，包括：S11：按照当前扫频周期的频率设定射频电源的工作频率；S12：确定当前扫频周期的匹配箱的输入端的阻抗；S13：基于当前扫频周期的匹配箱的输入端的阻抗得到当前扫频周期的驻波比，判断所述驻波比是否小于匹配阈值，如果是，进入S15；否则，进入S14；S14：基于当前扫频周期的匹配箱的输入端的阻抗确定下一扫频周期的频率增加的步长Sstep_up，并返回S11；其中，Sstep_up＝Sstep·Gset·sinθ，Sstep为基本步长，Gset为增益，θ为匹配箱的输入端的阻抗的相位角；S15：确定所述当前扫频周期的频率为所述射频电源实现阻抗匹配的最优频率。优选地，S11之前还包括：设定迭代次数N＝0；S14中返回S11之前，还包括：迭代次数N加1；判断N是否大于迭代阈值，若是，判定本次匹配失败，否则，进入返回S11的步骤。优选地，所述匹配阈值为1.06。优选地，S12包括：获取射频电源与匹配箱之间的同轴电缆的输入端的电压Vgen和电流Igen；确定所述同轴电缆的ABCD矩阵；基于所述电压Vgen、电流Igen及ABCD矩阵得到当前扫频周期的匹配箱的输入端的阻抗Zmatch；其中，f为当前扫频周期的频率，l为所述同轴电缆的长度，m为常数；优选地，基于当前扫频周期的匹配箱的输入端的阻抗得到当前扫频周期的驻波比，包括：基于当前扫频周期的匹配箱的输入端的阻抗Zmatch及目标阻抗Zo得到当前扫频周期的反射系数K；基于所述当前扫频周期的反射系数K得到当前扫频周期的驻波比VSWR0；其中，根据所述当前扫频周期的匹配箱的输入端的阻抗Zmatch得到当前扫频周期的驻波比；其中，优选地，所述目标阻抗Zo＝50Ω。为解决上述技术问题，本专利技术还提供了一种匹配箱的输入端的阻抗调节装置，包括：存储器，用于存储计算机程序；处理器，用于执行所述计算机程序时实现如上述所述匹配箱的输入端的阻抗调节方法的步骤。为解决上述技术问题，本专利技术还提供了一种射频电源系统，包括射频电源、匹配箱及设置于所述射频电源与所述匹配箱之间的同轴电缆，还包括如上述所述的匹配箱的输入端的阻抗调节装置。本专利技术提供了一种匹配箱的输入端的阻抗匹配方法，该方案考虑到在匹配箱的输入端的阻抗没有达到目标阻抗之前，匹配箱的输入端的阻抗在调节过程中其相位角是发生变化的，且越靠近目标阻抗，阻抗的相位角的数值越小，基于此，本申请将相位角引入阻抗匹配过程中，使得匹配过程中步长随着相位角发生变化，实现当前频率远离最优频率时增大步长，当前频率在接近最优频率时减小步长，使得越靠近最优频率，频率的变化率越小，提高了阻抗匹配的速度及精度。本专利技术提供了一种匹配箱的输入端的阻抗匹配装置及射频电源系统，具有与上述阻抗匹配方法相同的有益效果。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术提供的一种匹配箱的输入端的阻抗调节方法的过程流程图；图2为本专利技术提供的一种sinθ与扫频周期的频率的对应关系图；图3为本专利技术提供的一种匹配过程中驻波比与扫频周期的频率的对应关系图；图4为本专利技术提供的一种匹配箱的输入端的阻抗调节系统的原理图；图5为本专利技术提供的一种匹配箱的输入端的阻抗和同轴电缆的输入端的阻抗的史密斯圆图。具体实施方式本专利技术的核心是提供一种匹配箱的输入端的阻抗调节方法、装置及射频电源系统，提高了阻抗匹配的速度及精度。为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。请参照图1，图1为本专利技术提供的一种匹配箱的输入端的阻抗调节方法的过程流程图。该方法包括：S11：按照当前扫频周期的频率设定射频电源的工作频率；S12：确定当前扫频周期的匹配箱的输入端的阻抗；S13：基于当前扫频周期的匹配箱的输入端的阻抗得到当前扫频周期的驻波比，判断驻波比是否小于匹配阈值，如果是，进入S15；否则，进入S14；S14：基于当前扫频周期的匹配箱的输入端的阻抗确定下一扫频周期的频率增加的步长Sstep_up，并返回S11；其中，Sstep_up＝Sstep·Gset·sinθ，Sstep为基本步长，Gset为增益，θ为匹配箱的输入端的阻抗的相位角；S15：确定当前扫频周期的频率为射频电源实现阻抗匹配的最优频率。首先需要说明的是，本申请中，匹配箱的输入端的阻抗指的是匹配箱的射频电源侧的端口阻抗。在对匹配箱的输入端的阻抗进行调节时，本申请采用对射频电源的频率进行调节的方式。具体地，本申请考虑到匹配箱中的匹配网络由电容和电感构成，在射频电源的频率发生变化时，电容的容抗和电感的感抗也会发生变化，基于此，本申请通过对射频电源的频率进行调节从而改变匹配箱的输入端的阻抗，使得匹配箱输入端的阻抗(也即等离子体腔室与匹配箱的阻抗之和)与射频电源的阻抗相等。而匹配箱输入端的阻抗是否与射频电源的阻抗相等，本申请中通过射频电源的驻波比去进行判断，如果驻波比足够小，也即小于匹配阈值，本文档来自技高网...

【技术保护点】
1.一种匹配箱的输入端的阻抗调节方法，其特征在于，包括：/nS11：按照当前扫频周期的频率设定射频电源的工作频率；/nS12：确定当前扫频周期的匹配箱的输入端的阻抗；/nS13：基于当前扫频周期的匹配箱的输入端的阻抗得到当前扫频周期的驻波比，判断所述驻波比是否小于匹配阈值，如果是，进入S15；否则，进入S14；/nS14：基于当前扫频周期的匹配箱的输入端的阻抗确定下一扫频周期的频率增加的步长S

【技术特征摘要】
1.一种匹配箱的输入端的阻抗调节方法，其特征在于，包括：
S11：按照当前扫频周期的频率设定射频电源的工作频率；
S12：确定当前扫频周期的匹配箱的输入端的阻抗；
S13：基于当前扫频周期的匹配箱的输入端的阻抗得到当前扫频周期的驻波比，判断所述驻波比是否小于匹配阈值，如果是，进入S15；否则，进入S14；
S14：基于当前扫频周期的匹配箱的输入端的阻抗确定下一扫频周期的频率增加的步长Sstep_up，并返回S11；其中，Sstep_up＝Sstep·Gset·sinθ，Sstep为基本步长，Gset为增益，θ为匹配箱的输入端的阻抗的相位角；
S15：确定所述当前扫频周期的频率为所述射频电源实现阻抗匹配的最优频率。


2.如权利要求1所述的匹配箱的输入端的阻抗调节方法，其特征在于，S11之前还包括：
设定迭代次数N＝0；
S14中返回S11之前，还包括：
迭代次数N加1；
判断N是否大于迭代阈值，若是，判定本次匹配失败，否则，进入返回S11的步骤。


3.如权利要求1所述的匹配箱的输入端的阻抗调节方法，其特征在于，所述匹配阈值为1.06。


4.如权利要求1至3任一项所述的匹配箱的输入端的阻抗调节方法，其特征在于，S12包括：
获取射频电源与匹配箱之间的同轴电缆的输入端的电压Vgen和电流Igen；
确定所述同轴电缆的AB...

【专利技术属性】
技术研发人员：乐卫平，张桂东，林伟群，姚志毅，
申请(专利权)人：深圳市恒运昌真空技术有限公司，深圳市百世达半导体设备有限公司，
类型：发明
国别省市：广东;44