一种延长电路输出保持时间的方法、系统及串联谐振设备技术方案

本发明专利技术公开了一种延长电路输出保持时间的方法、系统及串联谐振设备。考虑到串联谐振电路的电压增益值和激磁电感与谐振电感的比例有关，具体是激磁电感与谐振电感的比例越小，电压增益值越高，所以串联谐振电路设置为激磁电感与谐振电感的比例可调的电路结构，且在电路处于工作状态时，调整激磁电感与谐振电感的比例大于第一比例阈值，此时电路功率损耗较小，可满足低功率损耗要求；在电路进入关机状态时，调整激磁电感与谐振电感的比例小于第二比例阈值，此时电压增益值较高，可延长电路的输出电压保持时间，以使电路满足关机保持时间要求。可见，本申请可兼顾电路高效率问题及高保持时间问题，从而提升了电路的供电性能。

【技术实现步骤摘要】
一种延长电路输出保持时间的方法、系统及串联谐振设备
本专利技术涉及串联谐振领域，特别是涉及一种延长电路输出保持时间的方法、系统及串联谐振设备。
技术介绍
目前，为负载提供电能的电路架构有很多，比如，如图1所示的HB-SRC(半桥串联谐振)电路架构，其中，HB-SRC电路利用交互导通的功率晶体SW1、SW2，将输入电源Vin的电能经由谐振槽与变压器T1传送至输出负载端Vo。基于HB-SRC电路的电压增益频率响应情况可知，HB-SRC电路工作在LLC谐振模式时，电压增益大于1(电压增益值与电路操作频率有关)，但电压增益越高，激磁电感Lm的电流ILm也会越大，电路功率损耗也就越大。现有技术中，通常为了保证串联谐振电路的高效率，会限制其电压增益的大小，以避免内耗循环电流过大造成功率损耗，但此方式会导致电路在关机时自身输出电压的保持时间较短，即在解决串联谐振电路的高效率问题时难以兼顾电路输出电压的高保持时间问题，从而影响电路的供电性能。因此，如何提供一种解决上述技术问题的方案是本领域的技术人员目前需要解决的问题。>
技术实现思路
...

【技术保护点】
1.一种延长电路输出保持时间的方法，其特征在于，应用于激磁电感与谐振电感的比例可调的串联谐振电路，包括：/n判断所述串联谐振电路是否进入关机状态；/n若否，则调整所述激磁电感与谐振电感的比例大于预设第一比例阈值，以使所述串联谐振电路的功率损耗满足预设低功率损耗要求；/n若是，则调整所述激磁电感与谐振电感的比例小于预设第二比例阈值，以使所述串联谐振电路的输出电压保持时间满足预设关机保持时间要求；其中，预设第一比例阈值≥预设第二比例阈值。/n

【技术特征摘要】
1.一种延长电路输出保持时间的方法，其特征在于，应用于激磁电感与谐振电感的比例可调的串联谐振电路，包括：
判断所述串联谐振电路是否进入关机状态；
若否，则调整所述激磁电感与谐振电感的比例大于预设第一比例阈值，以使所述串联谐振电路的功率损耗满足预设低功率损耗要求；
若是，则调整所述激磁电感与谐振电感的比例小于预设第二比例阈值，以使所述串联谐振电路的输出电压保持时间满足预设关机保持时间要求；其中，预设第一比例阈值≥预设第二比例阈值。


2.如权利要求1所述的延长电路输出保持时间的方法，其特征在于，判断所述串联谐振电路是否进入关机状态的过程，包括：
检测所述串联谐振电路的AC输入电源是否Loss；
若是，则确定所述串联谐振电路进入关机状态；
若否，则确定所述串联谐振电路未进入关机状态。


3.如权利要求1所述的延长电路输出保持时间的方法，其特征在于，所述串联谐振电路具体为谐振电感的电感值可调的串联谐振电路；
相应的，调整所述激磁电感与谐振电感的比例的过程，包括：
通过调整所述谐振电感的电感值来调整所述激磁电感与谐振电感的比例。


4.如权利要求3所述的延长电路输出保持时间的方法，其特征在于，所述谐振电感包括主电感和与所述主电感串联、与可控开关并联的辅助电感；
相应的，调整所述激磁电感与谐振电感的比例大于预设第一比例阈值的过程，包括：
控制所述可控开关导通，以调整所述激磁电感与谐振电感的比例大于预设第一比例阈值；
调整所述激磁电感与谐振电感的比例小于预设第二比例阈值的过程，包括：
控制所述可控开关断开，以调整所述激磁电感与谐振电感的比例小于预设第二比例阈值。


5.如权利要求4所述的延长电路输出保持时间的方法，其特征在于，所述可控开关具体为功率晶体或继电器。


6.如权利要求1-5任一项所述的延长电路输出保持时间的方法，其特征在于，调整所...

【专利技术属性】
技术研发人员：郑洲廷，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：江苏;32