半导体器件及其制造方法技术

本发明专利技术提供了一种半导体器件及其制造方法，涉及微电子技术领域。半导体器件包括衬底、半导体层、源极、漏极和栅极结构，半导体层制作于衬底，源极、漏极和栅极结构制作于半导体层远离衬底的一侧，半导体层包括势垒层，势垒层通过设置凹槽，基于凹槽制作栅极结构中的栅极介质层，并将栅极介质层的厚度设计为大于根据栅极介质层的介电常数、势垒层的介电常数以及凹槽的深度计算得到的预设值。如此，使设置于所述栅极介质层的栅极金属层与沟道层之间的电容降低，从而使阈值电压不变，使转移跨导曲线平坦化，从而改善高电子迁移率晶体管器件的线性度。

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术涉及微电子
，具体而言，涉及一种半导体器件及其制造方法。
技术介绍
氮化物半导体材料，包括GaN，具有较高的饱和电子迁移速率，高击穿电压和宽禁带宽度，正因为这些特性，基于GaN的高电子迁移率晶体管(HighElectronMobilityTransistor，HEMT)器件吸引了广大研究者与半导体厂商的注意。GaNHEMT器件在未来20年内在高速，高效，高频率通信以及电力电子领域有着极广泛的应用前景。专利技术人经研究发现，在高输出功率时，高电子迁移率晶体管的传输函数变为非线性，输出功率不再随着输入功率的增大而增大，使得通信系统中出现交调失真。这主要是由于高电子迁移率晶体管的阈值电压、高电子迁移率晶体管转移跨导和结电容随着输入功率的变化而变化造成的，因而产生信号失真问题是因为功放器件线性度差，且大功率输出时增益更容易压缩。因此，如何实现使阈值电压不变，进而使转移跨导曲线平坦化，从而改善高电子迁移率晶体管器件的线性度是亟待解决的技术问题。
技术实现思路
有鉴于此，本专利技术提供了一本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：/n衬底；/n制作于所述衬底一侧的半导体层，所述半导体层包括势垒层，且所述势垒层远离所述衬底的一侧形成有凹槽；以及/n制作于所述势垒层远离所述衬底一侧的源极、漏极和栅极结构，所述栅极结构位于所述源极与所述漏极之间，所述栅极结构包括栅极介质层和栅极金属层，所述栅极介质层基于所述凹槽制作形成，所述栅极金属层制作于所述栅极介质层远离所述衬底的一侧，且所述栅极介质层的厚度大于预设值，其中，该预设值根据所述栅极介质层的介电常数、势垒层的介电常数以及所述凹槽的深度计算得到。/n

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：
衬底；
制作于所述衬底一侧的半导体层，所述半导体层包括势垒层，且所述势垒层远离所述衬底的一侧形成有凹槽；以及
制作于所述势垒层远离所述衬底一侧的源极、漏极和栅极结构，所述栅极结构位于所述源极与所述漏极之间，所述栅极结构包括栅极介质层和栅极金属层，所述栅极介质层基于所述凹槽制作形成，所述栅极金属层制作于所述栅极介质层远离所述衬底的一侧，且所述栅极介质层的厚度大于预设值，其中，该预设值根据所述栅极介质层的介电常数、势垒层的介电常数以及所述凹槽的深度计算得到。


2.根据权利要求1所述的半导体器件，其特征在于，所述预设值为εins为所述栅极介质层的介电常数、εb为所述势垒层的介电常数、trecess为所述凹槽的深度。


3.根据权利要求1或2所述的半导体器件，其特征在于，所述半导体器件还包括制作于所述势垒层远离所述衬底一侧的绝缘介质层，所述绝缘介质层与所述凹槽的对应位置处形成开口与所述凹槽连通形成栅槽，所述栅极介质层沉积于所述凹槽并延伸至所述开口内，所述栅极金属层设置于所述栅极介质层远离所述衬底的一侧并延伸至所述栅槽外。


4.根据权利要求1或2所述的半导体器件，其特征在于，所述凹槽的深度小于所述栅极介质层的厚度。


5.根据权利要求1或2所述的半导体器件，其特征在于，所述半导体层还包括沟道层和缓冲层，所述缓冲层制作于所述衬底的一侧，所述沟道层制作于所述缓冲层远离所述衬底的一侧，所述势垒层制作于所述沟道层远离所述缓冲层的一侧。


6.根据权利要求1所述的半导体器件，其特征在于，所述势垒层的介电常数在7-15之间，所述栅...

【专利技术属性】
技术研发人员：钱洪途，
申请(专利权)人：苏州能讯高能半导体有限公司，
类型：发明
国别省市：江苏;32