一种半导体器件及其制备方法技术

本发明专利技术实施例公开了一种半导体器件及其制备方法，半导体器件包括衬底；位于衬底一侧的多层半导体层，多层半导体层包括依次位于衬底一侧的缓冲层、沟道层和势垒层；位于多层半导体层远离衬底一侧的源极、栅极和漏极，栅极位于源极和漏极之间；位于多层半导体层中且位于漏极远离栅极一侧的P型材料层，P型材料层的下表面延伸至缓冲层靠近沟道层一侧表面或者延伸至缓冲层内部，且P型材料层与漏极电连接。通过设置P型材料层与漏极电连接，在正向偏压下P型材料层向缓冲层注入空穴，中和缓冲层中因晶格缺陷或掺杂所致陷阱束缚的电子，提高电子从缓冲层脱离的速度，提升半导体器件的饱和电流，降低半导体器件的动态导通电阻，提升半导体器件的性能。

【技术实现步骤摘要】
一种半导体器件及其制备方法
本专利技术实施例涉及半导体
，尤其涉及一种半导体器件及其制备方法。
技术介绍
近年来，GaN基高电子迁移率晶体管(HEMT)发展迅猛，且以纤锌矿结构AlGaN/GaNHEMT发展前景最好。HEMT又可称作调制掺杂场效应晶体管(MODFET)或异质结场效应晶体管(HFET)。其导通电阻及寄生电容小，开关速度快，热稳定性好，是目前蓬勃发展的高温、高频及大功率器件。目前，GaN基HEMT器件已经走向了实用化阶段，发挥着关键性的作用，但其仍存在很多可靠性问题，严重制约了器件的普及和进一步发展。其中，由于现有氮化镓生长与掺杂技术不够成熟，氮化镓缓冲层中存在较多的缺陷，这些缺陷成为会束缚电子的陷阱。被束缚的电子无法快速释放，导致饱和电流降低，动态导通电阻升高，在室温下需要较长的恢复时间才能恢复初始状态。
技术实现思路
有鉴于此，本专利技术实施例提供一种半导体器件及其制备方法，以解决现有技术中因缓冲层中的缺陷束缚电子造成半导体器件动态导通电阻大、饱和电流小的技术问题。第一方面，本专利技术实施例提供了一种半导体器件，包括：衬底；位于所述衬底一侧的多层半导体层，所述多层半导体层包括依次位于所述衬底一侧的缓冲层、沟道层和势垒层；位于所述多层半导体层远离所述衬底一侧的源极、栅极和漏极，所述栅极位于所述源极和所述漏极之间；位于所述多层半导体层中且位于所述漏极远离所述栅极一侧的P型材料层，所述P型材料层的下表面延伸至所述缓冲层靠近所述沟道层一侧表面或者所述P型材料层的下表面延伸至所述缓冲层内部，且所述P型材料层与所述漏极电连接。可选的，沿所述栅极指向所述漏极的方向上，所述P型材料层的延伸长度为L1，其中，L1≥1μm。可选的，沿垂直所述衬底的方向上，所述P型材料层的延伸高度为L2，其中，L2≥5μm。可选的，在平行所述衬底所在平面且垂直所述栅极指向所述漏极的方向上，所述P型材料层的延伸长度与所述漏极的延伸长度相同。可选的，所述P型材料层的上表面高于所述漏极的下表面；或者所述P型材料层的上表面低于所述漏极的下表面；或者所述P型材料层的上表面与所述漏极的下表面齐平。可选的，所述半导体器件还包括位于所述P型材料层远离所述衬底一侧的P型层欧姆接触金属层，所述P型层欧姆接触金属层与所述P型材料层形成欧姆接触；所述P型层欧姆接触金属层与所述漏极电连接。可选的，沿所述栅极指向所述漏极的方向上，所述P型层欧姆接触金属层与所述P型材料层的接触长度为L3，其中，L3≥1μm；在所述P型材料层上表面所在平面内，所述P型层欧姆接触金属层与所述P型材料层的接触面积为S，其中，S≥1μm*10μm。可选的，所述P型材料层的制备材料包括GaN，AlN，AlGaN，InGaN以及GaNAs中的至少一种；所述P型材料层的掺杂元素包括Mg以及Zn中的至少一种。可选的，所述P型材料层的掺杂浓度为C，其中1*1016≤C≤5*1018。第二方面，本专利技术实施例还提供了一种半导体器件的制备方法，包括：提供衬底；在所述衬底一侧制备多层半导层，所述多层半导体层包括依次位于衬底一侧的缓冲层、沟道层和势垒层；所述多层半导体层上形成有源极制备区、栅极制备区和漏极制备区，所述栅极制备区位于所述源极制备区和所述漏极制备区之间；在所述多层半导体层中且所述漏极制备区远离所述栅极制备区的一侧制备P型材料层，所述P型材料层的下表面延伸至所述缓冲层靠近所述沟道层一侧表面或者所述P型材料层的下表面延伸至所述缓冲层内部；在所述源极制备区制备源极，在所述栅极制备区制备栅极，在所述漏极制备区制备漏极，所述漏极与所述P型材料层电连接。可选的，在所述多层半导体层中且所述漏极制备区远离所述栅极制备区的一侧制备P型材料层，包括：依次刻蚀所述漏极制备区远离所述栅极制备区的一侧的所述势垒层和沟道层直至所述缓冲层的上表面或者所述缓冲层的内部，得到刻蚀部分；在所述刻蚀部分生长P型材料，得到P型材料层。可选的，在所述多层半导体层中且所述漏极制备区远离所述栅极制备区的一侧制备P型材料层，包括：在所述漏极制备区远离所述栅极制备区的一侧对所述多层半导体层进行离子注入得到P型材料层。可选的，在所述多层半导体层中且所述漏极制备区远离所述栅极制备区的一侧制备P型材料层之后，还包括：在所述P型材料层远离所述衬底的一侧制备P型层欧姆接触金属层，所述P型层欧姆接触金属层与所述P型材料层形成欧姆接触；所述漏极与所述P型材料层电连接，包括：所述漏极与所述P型层欧姆接触金属层电连接。本专利技术实施例提供的半导体器件及其制备方法，在多层半导体层中且漏极远离栅极一侧形成P型材料层，P型材料层的下表面延伸至缓冲层靠近沟道层一侧表面或者P型材料层的下表面延伸至缓冲层内部，通过设置P型材料层与漏极电连接，在正向偏压下P型材料层向缓冲层注入空穴，中和缓冲层中因晶格缺陷或掺杂所致陷阱束缚的电子，提高电子从缓冲层脱离的速度，提升半导体器件的饱和电流，降低半导体器件的动态导通电阻，提升半导体器件的性能。附图说明为了更加清楚地说明本专利技术示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本专利技术所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。图1是本专利技术实施例提供的一种半导体器件的俯视结构示意图；图2是图1提供的半导体器件沿剖面线A-A’的剖面结构示意图；图3是本专利技术实施例提供的另一种半导体器件的俯视结构示意图；图4是图3提供的半导体器件沿剖面线B-B’的剖面结构示意图；图5是本专利技术实施例提供的又一种半导体器件的俯视结构示意图；图6是图5提供的半导体器件沿剖面线C-C’的剖面结构示意图；图7是本专利技术实施例提供的一种半导体器件的制备方法的流程示意图；图8-图11为本专利技术实施例提供的半导体器件的制备方法各个步骤的结构示意图；图12是本专利技术实施例提供的另一种半导体器件的制备方法的流程示意图；图13是本专利技术实施例提供的刻蚀漏极制备区远离栅极制备区的一侧的势垒层和沟道层直至缓冲层的上表面或者缓冲层的内部的结构示意图；图14是本专利技术实施例提供的生长P型材料，得到P型材料层的结构示意图；图15是本专利技术实施例提供的又一种半导体器件的制备方法的流程示意图；图16是本专利技术实施例提供的在漏极制备区远离栅极制备区的一侧对多层半导体层进行离子注入的结构示意图；图17是本专利技术实施例提供的再一种半导体器件的制备方法的流程示意图；图18是本专利技术实施例提供的制备P型层欧姆接触金属层的结构示意图；图19是本专利技术实施例提供的制备源极、栅极和漏极以及漏极与P型层欧姆接触金属层电连接的结构本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：/n衬底；/n位于所述衬底一侧的多层半导体层，所述多层半导体层包括依次位于所述衬底一侧的缓冲层、沟道层和势垒层；/n位于所述多层半导体层远离所述衬底一侧的源极、栅极和漏极，所述栅极位于所述源极和所述漏极之间；/n位于所述多层半导体层中且位于所述漏极远离所述栅极一侧的P型材料层，所述P型材料层的下表面延伸至所述缓冲层靠近所述沟道层一侧表面或者所述P型材料层的下表面延伸至所述缓冲层内部，且所述P型材料层与所述漏极电连接。/n

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：
衬底；
位于所述衬底一侧的多层半导体层，所述多层半导体层包括依次位于所述衬底一侧的缓冲层、沟道层和势垒层；
位于所述多层半导体层远离所述衬底一侧的源极、栅极和漏极，所述栅极位于所述源极和所述漏极之间；
位于所述多层半导体层中且位于所述漏极远离所述栅极一侧的P型材料层，所述P型材料层的下表面延伸至所述缓冲层靠近所述沟道层一侧表面或者所述P型材料层的下表面延伸至所述缓冲层内部，且所述P型材料层与所述漏极电连接。


2.根据权利要求1所述的半导体器件，其特征在于，沿所述栅极指向所述漏极的方向上，所述P型材料层的延伸长度为L1，其中，L1≥1μm。


3.根据权利要求1所述的半导体器件，其特征在于，沿垂直所述衬底的方向上，所述P型材料层的延伸高度为L2，其中，L2≥5μm。


4.根据权利要求1所述的半导体器件，其特征在于，在平行所述衬底所在平面且垂直所述栅极指向所述漏极的方向上，所述P型材料层的延伸长度与所述漏极的延伸长度相同。


5.根据权利要求1所述的半导体器件，其特征在于，所述P型材料层的上表面高于所述漏极的下表面；或者所述P型材料层的上表面低于所述漏极的下表面；或者所述P型材料层的上表面与所述漏极的下表面齐平。


6.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括位于所述P型材料层远离所述衬底一侧的P型层欧姆接触金属层，所述P型层欧姆接触金属层与所述P型材料层形成欧姆接触；
所述P型层欧姆接触金属层与所述漏极电连接。


7.根据权利要求6所述的半导体器件，其特征在于，沿所述栅极指向所述漏极的方向上，所述P型层欧姆接触金属层与所述P型材料层的接触长度为L3，其中，L3≥1μm；
在所述P型材料层上表面所在平面内，所述P型层欧姆接触金属层与所述P型材料层的接触面积为S，其中，S≥1μm*10μm。


8.根据权利要求1所述的半导体器件，其特征在于，所述P型材料层的材料包括GaN，AlN，AlG...

【专利技术属性】
技术研发人员：钱洪途，韩啸，
申请(专利权)人：苏州能讯高能半导体有限公司，
类型：发明
国别省市：江苏;32