芯片3D封装组合堆叠结构及其封装方法技术

本发明专利技术涉及一种芯片3D封装组合堆叠结构以及封装方法，在预先制有线路的基板的上表面固定有芯片，所述内部封装体将芯片整体封装，在内部封装体的外部设有罩形导通片，在内部封装体的侧面与罩形导通片之间具有空腔，在罩形导通片上开设有通孔，罩形导通片的上表面与元器件的正面相固定，在罩形导通片的外围与元器件的外围设有封装外壳，封装外壳整体封装罩形导通片，封装外壳整体封装元器件或者部分封装元器件，在通孔内以及内部封装体与罩形导通片之间的空腔内设有封装填充体。本发明专利技术减少了封装制程工艺流程，仅需一次包封且不需要研磨，降低了成本；加大了元器件的焊接区域，使元器件焊接更牢固，电性能更优。

【技术实现步骤摘要】
芯片3D封装组合堆叠结构及其封装方法
本专利技术涉及一种芯片封装
，具体地说是一种芯片3D封装组合堆叠结构及其封装方法。
技术介绍
现有的元器件7与芯片1的组合堆叠结构，参见图16，其封装工艺包括以下步骤；1、在基板1上电镀出铜柱12；2、对芯片2进行装片；3、然后对芯片2进行焊连接线作业（倒装焊芯片2直接装片）；4、对产品进行包封；5、研磨塑封料和铜柱12，露出铜柱12；6、贴装元器件7；7、最后通过塑封料包封以保护产品结构。目前，已有的可实现芯片与元器件堆叠的技术中，有如下缺点：1、电镀出的铜柱12的高度不可控，铜柱12的头部呈“蘑菇状”；2、芯片2焊线时下劈刀受到铜柱12头部“蘑菇状”影响，有撞劈刀风险；3、需要两次包封和研磨，工艺复杂，产品良率低；4、元器件7需要贴装在铜柱12上，元器件12的焊盘与铜柱12的实际焊接面积小。
技术实现思路
本专利技术的目的之一是克服现有技术中存在的不足，提供一种无需研磨工艺步骤、能改本文档来自技高网...

【技术保护点】
1.一种芯片3D封装组合堆叠结构，包括基板（1）、芯片（2）、内部封装体（4）、罩形导通片（6）、元器件（7）、封装外壳（8）与封装填充体（9）；在预先制有线路的基板（1）的上表面固定有芯片（2），所述内部封装体（4）将芯片（2）整体封装，其特征是：在内部封装体（4）的外部设有罩形导通片（6），在内部封装体（4）的侧面与罩形导通片（6）之间具有空腔，罩形导通片（6）的上表面与元器件（7）的正面相固定，元器件（7）的外沿均位于导通片（6）的上表面内，在对应内部封装体（4）外侧的罩形导通片（6）上以及内部封装体（4）与元器件（7）之间的罩形导通片（6）上开设有通孔（61），在罩形导通片（6）的外围...

【技术特征摘要】
1.一种芯片3D封装组合堆叠结构，包括基板（1）、芯片（2）、内部封装体（4）、罩形导通片（6）、元器件（7）、封装外壳（8）与封装填充体（9）；在预先制有线路的基板（1）的上表面固定有芯片（2），所述内部封装体（4）将芯片（2）整体封装，其特征是：在内部封装体（4）的外部设有罩形导通片（6），在内部封装体（4）的侧面与罩形导通片（6）之间具有空腔，罩形导通片（6）的上表面与元器件（7）的正面相固定，元器件（7）的外沿均位于导通片（6）的上表面内，在对应内部封装体（4）外侧的罩形导通片（6）上以及内部封装体（4）与元器件（7）之间的罩形导通片（6）上开设有通孔（61），在罩形导通片（6）的外围与元器件（7）的外围设有封装外壳（8），封装外壳（8）整体封装罩形导通片（6），封装外壳（8）整体封装元器件（7）或者部分封装元器件（7），在通孔（61）内以及内部封装体（4）与罩形导通片（6）之间的空腔内设有封装填充体（9）。


2.根据权利要求1所述的芯片3D封装组合堆叠结构，其特征是：还包括粘结剂层（10）与连接线（31）；所述基板（1）的上表面与芯片（2）的背面通过粘结剂层（10）相连，在芯片（2）的正面焊接有连接线（31），连接线（31）的另一端与基板（1）的上表面相焊接。


3.根据权利要求1所述的芯片3D封装组合堆叠结构，其特征是：还包括凸件（32），芯片（2）的正面与基板（1）的上表面焊接通过凸件（32）焊接在一起。


4.根据权利要求3所述的芯片3D封装组合堆叠结构，其特征是：所述凸件（32）为焊球或者电镀凸点。


5.根据权利要求1所述的芯片3D封装组合堆叠结构，其特征是：所述封装外壳（8）部分封装元器件（7），使得元器件（7）的背面外露。


6.权利要求2所述的芯片3D封装组合堆叠结构的封装方法包括以下步骤：
步骤S1，提供基板（1），基板（1）上预先制有线路便于连接芯片（2）和元器件（7）；
步骤S2，将芯片（2）的背面通过...

【专利技术属性】
技术研发人员：殷炯，
申请(专利权)人：无锡中微高科电子有限公司，中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：江苏;32