用于受管理存储器的仲裁技术制造技术

本申请案涉及用于受管理存储器的仲裁技术。用于仲裁受管理NAND存储器系统中的存储器装置的操作以使所述操作符合电力预算的装置及技术。在一实例中，一种方法可包含：在第一间隔内在存储器装置的第一通道处起始第一类型的第一多个主机请求的NAND存储器操作；以及在完成所述第一间隔时，在第二间隔内在第一多平面存储器裸片处执行第二类型的第二多个同种的主机请求的NAND存储器操作。

【技术实现步骤摘要】
用于受管理存储器的仲裁技术优先权本申请案主张2018年12月31日申请且标题为“用于受管理存储器的仲裁技术(ARBITRATIONTECHNIQUESFORMANAGEDMEMORY)”的第62/786,949号美国临时专利申请案及2019年3月5日申请且标题为“用于受管理存储器的仲裁技术(ARBITRATIONTECHNIQUESFORMANAGEDMEMORY)”的第16/293,261号美国专利申请案的优先权益，所述两案以全文引用的方式并入本文中。
本公开论述存储器，且更确切地说，论述用于仲裁所管理的存储器的技术。
技术介绍
存储器装置可提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等等。非易失性存储器可在未被供电时保持所存储的数据，且包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM)或存储类(例如，忆阻器)存储器等等。快闪存储器用作用于广泛范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性和低功耗的单晶体管浮动栅极或电荷阱存储器单元的一或多个群组。两个常见类型的快闪存储器阵列架构包含NAND和NOR架构，以每一者的基本存储器单元配置所布置的逻辑形式来命名。存储器阵列的存储器单元通常布置成矩阵。在一实例中，阵列的一行中的每个浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的一列中的每个存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的一串中的每一存储器单元的漏极以源极到漏极方式一起串联耦合在源极线与位线之间。以指定传递电压(例如，Vpass)驱动耦合到每一群组的非所选存储器单元的栅极的字线，以使每一群组的非所选存储器单元作为传递晶体管操作(例如，以不受其所存储的数据值限制的方式传递电流)。NOR或NAND架构半导体存储器阵列中的每一快闪存储器单元可个别地或共同地编程到一个或若干经编程状态。举例来说，单层级单元(SLC)可表示两个编程状态(例如，1或0)中的一个，从而表示一个数据位。然而，快闪存储器单元也可表示超过两个经编程状态中的一个，从而允许制造较高密度的存储器而不增加存储器单元的数目，因为每个单元可表示超过一个二进制数字(例如，超过一个位)。这些单元可称为多状态存储器单元、多数位单元或多电平单元(MLC)。在某些实例中，MLC可指代每单元可存储两个数据位(例如，四个编程状态中的一个)的存储器单元，三层级单元(triple-levelcell；TLC)可指代每单元可存储三个数据位(例如，八个编程状态中的一个)的存储器单元，且四层级单元(quad-levelcell；QLC)可每单元存储四个数据位。MLC在本文中以其较广泛情形使用，以指代每单元可存储多于一个数据位(即，可表示多于两个经编程状态)的任何存储器单元。
技术实现思路
用于仲裁受管理NAND存储器系统中的存储器装置的操作以使所述操作符合电力预算的装置及技术。在一实例中，一种方法可包含：在第一间隔内在存储器装置的第一通道处起始第一类型的第一多个主机请求的NAND存储器操作；以及在完成所述第一间隔时，在第二间隔内在第一多平面存储器裸片处执行第二类型的第二多个同种的主机请求的NAND存储器操作。此部分意欲提供对本专利申请案的标的物的概述。其并不意欲提供对本专利技术的排它性或穷举性解释。包含具体实施方式以提供有关本专利申请案的其它信息。附图说明在不一定按比例绘制的图式中，相似标号可在不同视图中描述类似组件。具有不同字母后缀的相似标号可表示类似组件的不同例子。图式借助于实例而非限制性地总体上说明本文件中所论述的各种实施例。图1说明包含可在上面实施一或多个实施例的存储器装置的环境的实例。图2是根据本公开的数个实施例的包含至少一个存储器系统的环境的替代视图。图3说明包含数个存储器单元串的3DNAND架构半导体存储器阵列的实例示意图。图4说明包含布置成二维串阵列的多个存储器单元的NAND架构半导体存储器阵列的一部分的实例示意图。图5大体说明存储器控制器仲裁多个存储器裸片装置的裸片的启动及撤销启动以维持尽可能多的作用中裸片同时仍依据电力预算管理存储器装置的电力消耗的实例方法的流程图。图6大体说明存储器控制器仲裁多个存储器裸片装置的裸片的启动及撤销启动以维持尽可能多的作用中裸片同时仍依据电力预算管理存储器装置的电力消耗的替代实例方法的流程图。图7大体说明用于在实例仲裁方案下操作通道以使存储器系统的操作符合电力预算的实例方法的流程图。图8大体说明用于仲裁受管理NAND存储器装置中的工作负荷，使得可满足装置的电力预算的实例方法的流程图。图9大体说明操作存储器系统以符合电力预算的实例方法的流程图。在某些实例中，电力预算可能限制可自存储器系统获得的最大性能。图10A及10B大体说明图9的技术的更详细实例，且包含用于在电力预算内操作受管理NAND存储器系统的实例的流程图。图11是说明可在上面实施一或多个实施例的机器的实例的框图。具体实施方式可利用受管理NAND存储器装置的系统可以许多形式出现。一些系统促进高性能，且经设计以按照用户的请求连续地以持续高性能水平操作。然而，例如移动系统的一些系统的可用电力可能有限，且可包含在电力预算内操作所述系统同时尝试借助于优良用户体验提供高性能的技术。本专利技术的专利技术人已认识到，受管理NAND存储器装置的操作可表示电力预算的显著部分，尤其是用来经由连接主机装置与NAND存储器装置的通信通道或通信接口传送数据的电力。对于可能能够例如同时经由多个通信通道读取命令到一或多个NAND裸片的每一平面的最新的受管理NAND可能尤其如此。为提供最佳用户体验，保持所有系统组件，包含所有存储器裸片，始终被供电是合情合理的。然而，保持受管理NAND装置的所有存储器裸片被供电且操作可使用相对大量的电力，且又会在移动装置的电池在相对短时间之后未能提供电力时显著降低用户体验。为防止电池电力的过早消耗，例如移动系统的系统可预算各种子系统的电力。本文档解决用于仲裁受管理NAND存储器装置的哪一裸片在作用中以遵从给定电力预算同时提供最佳用户体验的各种技术。第一种技术监视每一存储器裸片的活动时间及失活时间，且基于那些时间进行仲裁。第二种技术监视每一裸片的工作负荷任务，且允许被供电的NAND阵列处于读取模式或写入模式但不同时处于两者模式，使得电力预算可以与较精细解决方案一起使用，因为较之于允许被供电的NAND阵列以读取与写入的混合进行操作，执行相同功能的每本文档来自技高网...

【技术保护点】
1.一种方法，其包括：/n在存储器系统处接收并缓冲对于第一类型及第二类型的存储器命令的多个存储器请求；/n在第一间隔内在所述存储器系统的第一通道处起始所述第一类型的存储器命令；/n在所述第一间隔之后，在第二间隔内在所述第一通道处起始所述第二类型的存储器命令；以及/n在所述存储器系统的第二通道上不起始所述第一类型或所述第二类型的存储器命令。/n

【技术特征摘要】
20181231 US 62/786,949;20190305 US 16/293,2611.一种方法，其包括：
在存储器系统处接收并缓冲对于第一类型及第二类型的存储器命令的多个存储器请求；
在第一间隔内在所述存储器系统的第一通道处起始所述第一类型的存储器命令；
在所述第一间隔之后，在第二间隔内在所述第一通道处起始所述第二类型的存储器命令；以及
在所述存储器系统的第二通道上不起始所述第一类型或所述第二类型的存储器命令。


2.根据权利要求1所述的方法，其中所述第一通道及所述第二通道经配置以将存储器控制器耦合到所述存储器系统的两个或更多个存储器裸片。


3.根据权利要求1所述的方法，其中所述第一类型的所述存储器命令为读取操作，且其中读取操作具有的第一功率分布具有在第一电力电平下的命令峰值部分继之以在不同于所述第一电力电平的第二电力电平下的数据传送部分；且
其中所述在所述第一通道中起始所述第一类型的存储器命令包含在所述第一间隔期间经由所述第一通道仅执行读取操作。


4.根据权利要求3所述的方法，其中所述第一电力电平低于所述第二电力电平。


5.根据权利要求3所述的方法，在所述第一间隔内在所述存储器系统的第三通道处起始所述第一类型的存储器命令；以及
在所述第一通道中使所述读取操作的至少一部分交错以使所述第一通道上的第一读取操作及所述第三通道上的第二读取操作的所述命令电力峰值部分偏移。


6.根据权利要求3所述的方法，其中所述第二类型的所述存储器命令为写入操作，且其中写入操作具有在第三电力电平下的接收数据传送继之以在不同于所述第三电力电平的第四电力电平下的多个命令电力峰值。


7.根据权利要求5所述的方法，其包含在所述第一间隔内在所述存储器系统的第三通道处起始所述第二类型的存储器命令；以及
在所述第一通道中使所述读取操作的至少一部分交错以使所述第一通道上的第一读取操作的所述命令电力峰值部分及所述第三通道上的第一写入操作的所述多个命令电力峰值偏移。


8.根据权利要求7所述的方法，其中所述第三电力电平低于所述第四电力电平。


9.一种存储器系统，其包括：
多个存储器裸片；
控制器，其用一或多个通道耦合到所述多个存储器裸片中的每一存储器裸片，所述控制器经配置以接收多个存储器请求且使用所述多个存储器裸片在电力预算内服务于所述请求，其中所述多个存储器请求可包含读取请求及写入请求；
其中针对第一通道来进一步配置所述存储器控制器以在第一间隔内经由所述第一通道仅将所述多个存储器请求中的读取请求起始到所述多个存储器裸片中的第一一个或多个存储器裸片，且在所述第一间隔之后的第二间隔内经由所述第一通道仅将所述多个存储器请求中的写入请求起始到所述多个存储器裸片中的所述第一一个或多个存储器裸片，以在所述电力预算内执行所述存储器系统的所述多个存储器请求。


10.根据权利要求9所述的存储器系统，其中针对第二通道来进一步配置所述存储器控制器以在所述第一间隔期间不经由所述第二通道将所述多个存储器请求中的读取请求或所述多个存储器...

【专利技术属性】
技术研发人员：D·A·帕尔默，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US