用于改进的进程切换的处理器和其方法技术

一种处理器包含处理器存储器阵列，所述处理器存储器阵列包含一个或多个易失性存储器阵列和一个或多个非易失性存储器(NVM)阵列。将所述一个或多个易失性存储器阵列中的易失性存储器位置与所述一个或多个非易失性存储器阵列中的相应非易失性存储器位置配对以形成处理器存储器对。将由所述处理器的至少一个内核执行的不同进程的进程数据存储在相应处理器存储器对中。使用所述至少一个内核直接访问存储在所述相应处理器存储器对中的所述进程数据来执行进程。

Processor for improved process switching and method thereof

【技术实现步骤摘要】
【国外来华专利技术】用于改进的进程切换的处理器和其方法
技术介绍
上下文切换大体上包含存储进程或线程的状态，使得进程或线程的执行可稍后从在上下文切换之前停止执行的同一点恢复。术语“上下文切换”可因此指代不同进程的执行之间的切换或进程内的不同线程的执行之间的切换。上下文切换通常允许由单个处理器内核执行多个任务，以促进多任务处理操作系统(OS)。上下文切换的计算成本可改变，但典型地包含将正在执行的进程或线程的进程数据存储在处理器外部的主存储器中，以及将不同进程或线程的进程数据从主存储器加载到处理器内的存储器位置中，例如加载到寄存器或级别高速缓存(例如，L1/L2/L3高速缓存)中。在上下文切换期间存储和加载的进程数据的实例可包含用于存储关于任务的信息的任务状态段(TSS)，以及用来减少访问任务的用户存储器位置的时间的转译后备缓冲器(TLB)。如本文中所使用，任务可指用来考虑进程和线程的一组程序指令或元数据结构，其加载于主存储器中以用于由处理器执行。常规处理器提供相对小的一组具有有限存储容量的寄存器，且典型地，在给定时间一处理器内核每进程仅存储一个TSS和一个TLB。相比来说，现代O本文档来自技高网...

【技术保护点】
1.一种处理器，包括：/n至少一个内核，用于执行进程；/n一个或多个易失性存储器阵列；/n一个或多个非易失性存储器(NVM)阵列，其中所述一个或多个易失性存储器阵列中的易失性存储器位置与所述一个或多个NVM阵列中的NVM位置配对以形成处理器存储器对；以及/n控制电路，配置成将由所述至少一个内核执行的不同进程的进程数据存储在相应处理器存储器对中；且/n其中所述至少一个内核配置成通过直接访问存储在所述相应处理器存储器对中的进程数据来执行进程。/n

【技术特征摘要】
【国外来华专利技术】20180606 US 16/001,6351.一种处理器，包括：
至少一个内核，用于执行进程；
一个或多个易失性存储器阵列；
一个或多个非易失性存储器(NVM)阵列，其中所述一个或多个易失性存储器阵列中的易失性存储器位置与所述一个或多个NVM阵列中的NVM位置配对以形成处理器存储器对；以及
控制电路，配置成将由所述至少一个内核执行的不同进程的进程数据存储在相应处理器存储器对中；且
其中所述至少一个内核配置成通过直接访问存储在所述相应处理器存储器对中的进程数据来执行进程。


2.根据权利要求1所述的处理器，其中所述控制电路进一步配置成在所述处理器的内核从执行进程切换到执行不同进程之后将所述进程的进程数据保留在处理器存储器对中。


3.根据权利要求1所述的处理器，其中所述控制电路进一步配置成将所述不同进程中的每一个的任务状态段(TSS)和转译后备缓冲器(TLB)存储在所述相应处理器存储器对的对应NVM位置中。


4.根据权利要求3所述的处理器，其中所述控制电路进一步配置成：
将指向所述相应处理器存储器对的对应NVM位置的指针存储在阵列中；以及
响应于加载将要由所述至少一个内核中的一内核执行的进程的TSS和TLB的指令，在所述阵列中选择指向存储将要由所述内核执行的所述进程的所述TSS和所述TLB的所述NVM位置的至少一个指针。


5.根据权利要求1所述的处理器，其中所述控制电路进一步配置成将所述不同进程的本地临时数据存储在所述相应处理器存储器对的对应易失性存储器位置中。


6.根据权利要求1所述的处理器，其中所述控制电路进一步配置成：
接收加载进程的TSS和TLB的指令；
确定所述进程的进程数据是否存储在所述处理器存储器对中；以及
响应于确定所述进程的所述进程数据未存储在所述处理器存储器对中，将所述进程数据从主存储器加载到处理器存储器对中。


7.根据权利要求1所述的处理器，其中所述控制电路进一步配置成：
确定可用于将进程数据存储在处理器存储器对中的自由空间量已达到阈值；以及
响应于确定所述自由空间量已达到所述阈值，从所述处理器存储器对逐出至少一个进程的进程数据。


8.根据权利要求7所述的处理器，其中所述控制电路进一步配置成基于以下中的至少一个来逐出所述至少一个进程的所述进程数据：所述进程数据最后一次由内核访问的时间以及所述进程数据已由所述内核访问的频繁程度。


9.一种用于操作包含处理器存储器阵列的处理器的方法，所述处理器存储器阵列包含一个或多个易失性存储器阵列和一个或多个非易失性存储器(NVM)阵列，所述方法包括：
将所述一个或多个易失性存储器阵列中的易失性存储器位置与所述一个或多个NVM阵列中的相应NVM位置配对以形成处理器存储器对；
将由所述处理器的至少一个内核执行的不同进程的进程数据存储在相应处理器存储器对中；以及
在所述处理器的内核从执行进程切换到执行不同进程之后将所述进程的进程数据保留在处理器存储器对中。


10.根据权利要求9所述的方法，进一步包括通过...

【专利技术属性】
技术研发人员：V杜贝科，L卡格尼尼，
申请(专利权)人：西部数据技术公司，
类型：发明
国别省市：美国;US