一种沟槽型器件及其制备方法技术

本申请涉及半导体制造领域，特别是一种沟槽型器件及其制备方法，包括衬底，所述衬底上设置有体区，所述体区上设置有第二导电层，所述第二导电层中设置有第一绝缘介质层，第一绝缘介质层下方设置有栅极介质层，栅极介质层下方设置有第二绝缘介质层，所述第一绝缘介质层、栅极介质层和第二绝缘介质层连通，所述栅极介质层位于体区中，所述第二绝缘介质层位于衬底中，在栅极介质层和第二绝缘介质层中设置有第一导电层，所述第一导电层的深度不小于体区的深度。本申请的结构中，沟槽内部栅电极的深度与沟槽深度可以不一样。将此种结构应用于IGBT设计中，可以增强载流子注入效应，能够降低IGBT的导通损耗。

A trench device and its preparation method

【技术实现步骤摘要】
一种沟槽型器件及其制备方法
本申请涉及半导体制造领域，特别是一种沟槽型器件及其制备方法。
技术介绍
在电压控制型功率半导体器件发展的过程中，为了在更小的芯片上实现更高的电流密度，引入了沟槽。研究及实践均已证明沟槽的深度可以改变器件在导通状态下的载流子浓度分布。这类器件包括功率MOS、IGBT等。下面是以600V200AIGBT为例，如图2所示，其活性区深度固定为11um，沟槽宽度固定为1.5um，改变沟槽深度分别为5um、10um、15um。但从研究结果得出随着沟槽深度的增加内部载流子的分布如图11所示，尤其是沟槽外壁的电荷积累作用增强，IGBT的导通压降呈现下降的趋势。虽然沟槽深度增加可以有效降低器件的工作损耗，但是传统的沟槽栅极结构，沟槽内部的电极也会随着沟槽深度的增加而增加，导致沟槽底部附近的电势差升高，沟槽侧壁的电场增强，这个效应会限制沟槽深度的增加。
技术实现思路
为了克服现有技术中存在的上述问题，现在提出一种可以使得沟槽内部电极的深度与沟槽深度之间不存在必然关联，从而有效规避上述效应，进而可以大幅提升器件本文档来自技高网...

【技术保护点】
1.一种沟槽型器件，其特征在于：包括衬底（101），所述衬底（101）上设置有体区（201），所述体区（201）上设置有第二导电层（501），所述第二导电层（501）中设置有第一绝缘介质层（301），第一绝缘介质层（301）下方设置有栅极介质层（302），栅极介质层（302）下方设置有第二绝缘介质层（303），所述第一绝缘介质层（301）、栅极介质层（302）和第二绝缘介质层（303）连通，所述栅极介质层（302）位于体区（201）中，所述第二绝缘介质层（303）位于衬底（101）中，在栅极介质层（302）和第二绝缘介质层（303）中设置有第一导电层（401），所述第一导电层（401）的深度不...

【技术特征摘要】
1.一种沟槽型器件，其特征在于：包括衬底（101），所述衬底（101）上设置有体区（201），所述体区（201）上设置有第二导电层（501），所述第二导电层（501）中设置有第一绝缘介质层（301），第一绝缘介质层（301）下方设置有栅极介质层（302），栅极介质层（302）下方设置有第二绝缘介质层（303），所述第一绝缘介质层（301）、栅极介质层（302）和第二绝缘介质层（303）连通，所述栅极介质层（302）位于体区（201）中，所述第二绝缘介质层（303）位于衬底（101）中，在栅极介质层（302）和第二绝缘介质层（303）中设置有第一导电层（401），所述第一导电层（401）的深度不小于体区（201）的深度。


2.根据权利要求1所述的一种沟槽型器件，其特征在于：体区（201）和第二导电层（501）之间设置有源区（102），且所述源区（102）位于第一绝缘介质层（301）的下方。


3.根据权利要求1所述的一种沟槽型器件，其特征在于：所述衬底（101）的材料包括但是不限于硅、碳化硅、氮化镓、砷化镓或金刚石，导电类型为P型或者N型；所述第一绝缘介质层（301）、栅极介质层（302）和第二绝缘介质层（303）的材料包括但是不限于氧化硅、氮化硅或氧化铝。


4.根据权利要求1所述的一种沟槽型器件，其特征在于：所述源区（102）的掺杂浓度比衬底（101）的高，掺杂杂质包括磷、砷、硒或硫。


5.根据权利要求1所述的一种沟槽型器件，其特征在于：第一导电层（401）为栅极，第二导电层（501）为电极，第一导电层（401）和第二导电层（501）的材料包括但是不限于多晶硅、掺杂多晶硅、金属铝、铜、钛、钨及其叠层或者合金，以及上述金属与硅的合金。


6.一种沟槽型器件的制备方法，其特征在于：包括如下步骤：
步...

【专利技术属性】
技术研发人员：胡强，金涛，秦潇峰，王思亮，蒋兴莉，
申请(专利权)人：成都森未科技有限公司，
类型：发明
国别省市：四川;51