一种线性地址获取方法及装置制造方法及图纸

本发明专利技术实施例提供了一种线性地址获取方法及装置，该方法包括：接收寻址指令，其中所述寻址指令包括地址标识；根据所述地址标识，计算所述寻址指令对应的晶片Die地址；根据所述地址标识，计算所述寻址指令对应的闪存片Plane地址；根据所述地址标识，计算所述寻址指令对应的块Block地址；根据所述地址标识，计算所述寻址指令对应的字线WL地址；根据所述Die地址、所述Plane地址、所述Block地址和所述WL地址，得到目标地址。本发明专利技术实施例将非易失存储器中比Page高一层级的WL作为最小寻址单位，可以避免出现寻址标识与Page无法对齐的现象发生，使得寻址正确率大大提升。

A linear address acquisition method and device

【技术实现步骤摘要】
一种线性地址获取方法及装置
本专利技术涉及存储器处理
，特别是涉及一种线性地址获取方法及装置。
技术介绍
随着各种电子装置及嵌入式系统等的发展，非易失性存储器件被广泛应用于电子产品中。以非易失性存储器NAND闪存(NANDFlashMemory)为例一个Nand闪存为一个设备(device)，一个设备可以有2个晶片(Die)，一个晶片可以分成两个闪存片(Plane)，一个闪存片可以分成2048个块(Block)，一个块可以被分成很256个页(Page)，一个块也可以对应有256个WL(WordLine，字线)。现有技术中，非易失存储器的地址通常是以Page为单位，因此，对非易失存储器进行寻址时，通常也是以Page为计数单位。然而，专利技术人在研究上述技术方案的过程中发现，上述技术方案存在如下缺陷：NandFlash中还分为MLCNandFlash(MultiLevelCell，多层单元闪存)、TLCNandFlash(TripleLevelCell，三层单元闪存)等；对于MLCNandFlash，每个WL包含Page数是2整数倍，对于TLCNandFlash，每个WL包含Page数是3的整数倍，当以Page为单位进行寻址时，TLCNandFlash中经常会出现寻址错误的现象。
技术实现思路
鉴于上述问题，提出了本专利技术实施例的一种线性地址获取方法及装置，以解决TLCNandFlash出现的寻址错误问题。根据本专利技术的第一方面，提供了一种线性地址获取方法，应用于非易失存储器，所述方法包括：接收寻址指令，其中所述寻址指令包括地址标识；根据所述地址标识，计算所述寻址指令对应的晶片Die地址；根据所述地址标识，计算所述寻址指令对应的闪存片Plane地址；根据所述地址标识，计算所述寻址指令对应的块Block地址；根据所述地址标识，计算所述寻址指令对应的字线WL地址；根据所述Die地址、所述Plane地址、所述Block地址和所述WL地址，得到目标地址。优选地，所述根据所述地址标识，计算所述寻址指令对应的Die地址，包括：将所述地址标识右移PlaneBit后，与Die地址掩码进行与计算；其中，所述PlaneBit根据所述非易失存储其中所包括的Plane的个数确定，所述Die地址掩码由所述非易失存储器中所包括的Die所占的位数确定。优选地，所述根据所述地址标识，计算所述寻址指令对应的闪存片Plane地址，包括：将所述地址标识与Plane地址掩码进行与计算；其中，所述Plane地址掩码由所述非易失存储器中所包括的Plane所占的位数确定。优选地，所述根据所述地址标识，计算所述寻址指令对应的块Block地址，包括：将所述地址标识右移第一位数后，与Block地址掩码进行与计算；其中，所述第一位数为：所述PlaneBit、DieBit与WLBit的和，所述DieBit根据所述非易失存储其中所包括的Die的个数确定，所述WLBit根据所述非易失存储其中所包括的WL的个数确定，所述Block地址掩码由所述非易失存储器中所包括的Block所占的位数确定。优选地，所述根据所述地址标识，计算所述寻址指令对应的字线WL地址，包括：将所述地址标识右移第二位数后，与WL地址掩码进行与计算；其中，所述第二位数为：所述PlaneBit与所述DieBit的和，所述WL地址掩码由所述非易失存储器中所包括的WL所占的位数确定。根据本专利技术的第二方面，提供了一种线性地址获取装置，应用于非易失存储器，所述装置包括：接收模块，用于接收寻址指令，其中所述寻址指令包括地址标识；Die地址计算模块，用于根据所述地址标识，计算所述寻址指令对应的晶片Die地址；Plane地址计算模块，用于根据所述地址标识，计算所述寻址指令对应的闪存片Plane地址；Block地址计算模块，用于根据所述地址标识，计算所述寻址指令对应的块Block地址；WL地址计算模块，用于根据所述地址标识，计算所述寻址指令对应的字线WL地址；目标地址得到模块，用于根据所述Die地址、所述Plane地址、所述Block地址和所述WL地址，得到目标地址。优选地，所述根据所述Die地址计算模块包括：Die地址计算子模块，用于将所述地址标识右移PlaneBit后，与Die地址掩码进行与计算；其中，所述PlaneBit根据所述非易失存储其中所包括的Plane的个数确定，所述Die地址掩码由所述非易失存储器中所包括的Die所占的位数确定。优选地，所述Plane地址计算模块包括：Plane地址计算子模块，用于将所述地址标识与Plane地址掩码进行与计算；其中，所述Plane地址掩码由所述非易失存储器中所包括的Plane所占的位数确定。优选地，所述Block地址计算模块包括：Block地址计算子模块，用于将所述地址标识右移第一位数后，与Block地址掩码进行与计算；其中，所述第一位数为：所述PlaneBit、DieBit与WLBit的和，所述DieBit根据所述非易失存储其中所包括的Die的个数确定，所述WLBit根据所述非易失存储其中所包括的WL的个数确定，所述Block地址掩码由所述非易失存储器中所包括的Block所占的位数确定。优选地，所述WL地址计算模块包括：WL地址计算子模块，用于将所述地址标识右移第二位数后，与WL地址掩码进行与计算；其中，所述第二位数为：所述PlaneBit与所述DieBit的和，所述WL地址掩码由所述非易失存储器中所包括的WL所占的位数确定。本专利技术实施例中，发现了现有技术中存在非编程存储单元被编程现象的原因是：TLCNandFlash，每个WL包含Page数是3的整数倍，因此，在以Page为寻址单位时，可能会出现寻址标识与Page无法对齐的现象发生，导致寻址错误。因此，本专利技术实施例在对非易失存储器进行线性地址获取时，以WL为寻址的计数单位，在接收到包括地址标识的寻址指令后，通过地址标识计算得到Die地址、Plane地址、Block地址和WL地址，根据Die地址、Plane地址、Block地址和WL地址的层级关系，就能对应到该地址标识所对应的目标地址。本专利技术实施例中，将非易失存储器中比Page高一层级的WL作为最小寻址单位，可以避免出现寻址标识与Page无法对齐的现象发生，使得寻址正确率大大提升，且，在对非易失存储器进行操作时，以WL为最小单位，因为寻址时不需要对Page地址进行运算，可以大大提升运行速度。上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其它目的、特征和优点能够更明显易懂，以下特举本专利技术的具体实施方式。附图说明通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的本文档来自技高网...

【技术保护点】
1.一种线性地址获取方法，其特征在于，应用于非易失存储器，所述方法包括：/n接收寻址指令，其中所述寻址指令包括地址标识；/n根据所述地址标识，计算所述寻址指令对应的晶片Die地址；/n根据所述地址标识，计算所述寻址指令对应的闪存片Plane地址；/n根据所述地址标识，计算所述寻址指令对应的块Block地址；/n根据所述地址标识，计算所述寻址指令对应的字线WL地址；/n根据所述Die地址、所述Plane地址、所述Block地址和所述WL地址，得到目标地址。/n

【技术特征摘要】
1.一种线性地址获取方法，其特征在于，应用于非易失存储器，所述方法包括：
接收寻址指令，其中所述寻址指令包括地址标识；
根据所述地址标识，计算所述寻址指令对应的晶片Die地址；
根据所述地址标识，计算所述寻址指令对应的闪存片Plane地址；
根据所述地址标识，计算所述寻址指令对应的块Block地址；
根据所述地址标识，计算所述寻址指令对应的字线WL地址；
根据所述Die地址、所述Plane地址、所述Block地址和所述WL地址，得到目标地址。


2.根据权利要求1所述的方法，其特征在于，所述根据所述地址标识，计算所述寻址指令对应的Die地址，包括：
将所述地址标识右移PlaneBit后，与Die地址掩码进行与计算；其中，所述PlaneBit根据所述非易失存储其中所包括的Plane的个数确定，所述Die地址掩码由所述非易失存储器中所包括的Die所占的位数确定。


3.根据权利要求1所述的方法，其特征在于，所述根据所述地址标识，计算所述寻址指令对应的闪存片Plane地址，包括：
将所述地址标识与Plane地址掩码进行与计算；其中，所述Plane地址掩码由所述非易失存储器中所包括的Plane所占的位数确定。


4.根据权利要求2所述的方法，其特征在于，所述根据所述地址标识，计算所述寻址指令对应的块Block地址，包括：
将所述地址标识右移第一位数后，与Block地址掩码进行与计算；其中，所述第一位数为：所述PlaneBit、DieBit与WLBit的和，所述DieBit根据所述非易失存储其中所包括的Die的个数确定，所述WLBit根据所述非易失存储其中所包括的WL的个数确定，所述Block地址掩码由所述非易失存储器中所包括的Block所占的位数确定。


5.根据权利要求4所述的方法，其特征在于，所述根据所述地址标识，计算所述寻址指令对应的字线WL地址，包括：
将所述地址标识右移第二位数后，与WL地址掩码进行与计算；其中，所述第二位数为：所述PlaneBit与所述DieBit的和，所述WL地址掩码由所述非易失存储器中所包括的WL所占的位数确定。


6.一种线性地址获取装置，其特征在于，应用...

【专利技术属性】
技术研发人员：庄开锋，
申请(专利权)人：北京兆易创新科技股份有限公司，
类型：发明
国别省市：北京;11