用于多芯片模块的非嵌入式硅桥芯片制造技术

一种方法包括将两个或更多个半导体芯片电连接到硅桥芯片，以及将所述两个或更多个半导体芯片电连接到衬底结构，所述硅桥芯片延伸到所述衬底结构中的凹部中，使得所述硅桥芯片的顶面基本上与所述衬底结构的顶面齐平。

【技术实现步骤摘要】
【国外来华专利技术】用于多芯片模块的非嵌入式硅桥芯片
技术介绍
本专利技术总体上涉及半导体器件的封装，并且更具体地涉及形成具有非嵌入式硅桥芯片的多芯片模块的方法。多芯片模块通常是指包括多个集成电路(IC或芯片)的电子组件。某些多芯片模块可能包括多个集成电路，这些集成电路二维地排列在整个衬底上，例如层压衬底(例如PCB)或陶瓷衬底。此类技术在行业中通常称为二维或2D封装。以二维技术为基础，一些多芯片模块包括在多个集成电路和衬底之间并将其分离的硅中介层。此类技术在行业中通常被称为二维或2.5D封装。2.5D封装由于其巨大的容量和性能而特别具有优势。最后，其他多芯片模块可以包括芯片堆叠封装，其具有以三维或垂直堆叠的方式排列的多个芯片。3D芯片堆叠封装由于增加了封装密度、减小了占位面积并提高了带宽而特别有利，这是因为使用硅通孔可以实现较短的连接长度。此类技术在行业中通常称为三维或3D封装。
技术实现思路
在本专利技术的实施例中，一种方法包括将：两个或更多个半导体芯片电连接到硅桥芯片，并将所述两个或更多个半导体芯片电连接到衬底结构，所述硅桥芯片延伸到所述衬底结构的凹部中，使得所述硅桥芯片的顶面与所述衬底结构的顶面基本上齐平。在本专利技术的另一实施例中，一种方法包括提供两个或更多个半导体芯片，其中，第一多个焊料凸块位于两个或更多个半导体芯片的内顶面上，并且第二多个焊料凸块位于所述两个或更多个半导体芯片的外顶面，提供硅桥芯片，提供衬底结构，所述衬底结构包括凹部，利用第一多个焊料凸块将所述两个或更多个半导体芯片电连接到所述硅桥芯片，使用第二多个焊料凸块将所述两个或更多个半导体芯片电连接到所述衬底结构，所述硅桥芯片延伸到所述衬底结构中的凹部中，使得所述硅桥芯片的顶面与所述衬底结构的顶面基本上齐平，将盖子附接到所述衬底结构的顶面和所述两个或更多个半导体芯片的底面，并且在所述衬底结构的底面上形成第三多个焊料凸块。在本专利技术的另一实施例中，一种半导体结构包括电连接至衬底结构的两个或更多个半导体芯片；以及电连接所述两个或更多个半导体芯片的硅桥芯片，所述硅桥芯片在所述衬底结构的区域内延伸，使得所述硅桥芯片的顶面与所述衬底结构的顶面基本上齐平。附图说明结合附图，将最好地理解以下通过示例的方式给出的详细描述，而不是仅仅将本专利技术限制于此，在附图中：图1描绘了根据本专利技术实施例的多芯片模块的组装中的初始步骤；图2A描绘了根据本专利技术实施例的衬底结构的剖视图；图2B示出了沿剖面线A-A'截取的图2A的俯视图；图3描绘了根据本专利技术实施例的硅桥芯片；图4描绘了将硅桥芯片附接到初始结构；图5示出了根据本专利技术的实施例的翻转临时衬底；图6描绘了从半导体芯片分离所述临时衬底；图7A描绘了根据本专利技术实施例的多芯片模块的截面图；图7B示出了沿剖面线A-A'截取的图7A的俯视图；图8A描绘了根据本专利技术实施例的衬底结构的截面图；图8B示出了沿剖面线A-A'截取的图8A的俯视图；图9示出了根据本专利技术的实施例的翻转临时衬底；图10描绘了从半导体芯片分离所述临时衬底；图11A描绘了根据本专利技术的实施例的多芯片模块的剖视图；图11B描绘了沿截面线A-A'截取的图11A的俯视图；图12描绘了根据本专利技术的实施例的替代的多芯片模块的截面图；和图13描绘了将硅桥芯片结合到所述多芯片模块。附图不一定按比例绘制。附图仅是示意性表示，并非意图描绘本专利技术的特定参数。附图仅旨在描绘本专利技术的典型实施例。在附图中，相同的标号表示相同的元素。具体实施方式本文公开了本专利技术的实施例；然而，可以理解的是，本专利技术的公开实施例仅是说明可以以各种形式体现的要求保护的结构和方法。然而，本专利技术可以以许多不同的形式实施，并且不应被解释为限于这里阐述的本专利技术的示例性实施例。在说明书中，可以省略众所周知的特征和技术的细节，以避免不必要地使本专利技术的实施例难以理解。出于下文描述的目的，诸如“上”、“下”、“右”、“左”、“垂直”、“水平”、“上”、“下”及其派生词等术语应涉及如附图所示的本专利技术涉及公开的结构和方法。诸如“在......上方”、“在上方”、“在顶部”，“在......顶部”，“位于...上”或“位于顶部”之类的术语是指第一元素(例如第一结构)存在于第二元素(例如第二结构)上。其中在第一元件和第二元件之间可以存在中间元件，例如界面结构。术语“直接接触”是指第一元件(例如第一结构)和第二元件(例如第二结构)在两个元件的界面处没有任何中间导电、绝缘或半导体层的情况下被连接。为了不使本专利技术的实施例的呈现不清楚，在下面的详细描述中，可以将本领域中已知的一些处理步骤或操作组合在一起以用于呈现和用于说明目的，并且在某些情况下可以不再详细描述。在其他情况下，可能根本不描述本领域中已知的一些处理步骤或操作。应当理解，以下描述相当集中于本专利技术的各种实施例的独特特征或元件。当前的半导体技术集中于制造工艺的继续改进，其可以允许制造高密度、高性能和低成本的半导体芯片(也称为“裸芯”)。多芯片模块或封装可能具有以降低的成本提高架构灵活性的潜力，但这样做必须以经济有效的方式提供适当的裸芯到裸芯互连密度。互连密度是半导体封装中的重要考虑因素，主要是因为裸芯连接数量不足可能会限制带宽容量，这会对逻辑-逻辑和/或逻辑-存储器通信产生负面影响。现代半导体封装技术需要最大数量的裸芯到裸芯互连。针对此限制的典型解决方案可能包括实施2.5D技术，该技术建议使用硅中介层和硅通孔(TSV)以较小的占位面积以硅互连速度连接裸芯。但是，最终的互连布局非常复杂，所需的制造技术可能会延迟流片，并降低良率。最新的方法包括在制造过程中将小的硅桥式芯片嵌入有机衬底中。但是，嵌入小的硅桥芯片的过程非常复杂。因此，本专利技术的实施例除其他潜在益处外，可以提供一种形成包括非嵌入式硅桥式裸芯或芯片的多芯片模块的方法。通过实施所提出的方法，本专利技术的实施例可以消除对通常在其他2.5D方法中使用的大型硅中介层的需要，并且在提高生产率的同时降低了布局复杂性。本专利技术总体上涉及半导体器件的封装，并且更具体地涉及形成具有非嵌入式硅桥芯片的多芯片模块的方法。形成具有非嵌入式硅桥芯片的多芯片模块的一种方法可以包括在衬底结构内形成凹部，并使用芯片粘合工艺将硅桥芯片附着到衬底结构上。下面参照图1至图11B详细描述可形成具有非嵌入式硅桥芯片的多芯片模块的本专利技术的实施例。现在参考图1，其示出了组装多芯片模块的初始步骤。在该步骤，可以形成或提供包括多个半导体芯片102的初始结构100。仅出于说明的目的，在无限制的情况下，在图1中示出了两个半导体芯片102；但是，根据多芯片设计中所需的芯片数量，可以考虑使用其他半导体芯片。半导体芯片102可以各自包括硅衬底或其他已知的半导体衬底。在制造过程的该步骤，所述半导体芯片102包括焊料凸块104、106。所述焊料凸块104、106可以形成在所述半导体芯片102的底部上本文档来自技高网...

【技术保护点】
1.一种方法，包括：/n将两个或更多个半导体芯片电连接到硅桥芯片；以及/n将所述半导体芯片电连接到衬底结构，其中，所述桥接芯片延伸到所述衬底结构中的凹部中，使得所述桥接芯片的顶面与所述衬底结构的顶面基本上齐平。/n

【技术特征摘要】
【国外来华专利技术】20171129 US 15/825,2631.一种方法，包括：
将两个或更多个半导体芯片电连接到硅桥芯片；以及
将所述半导体芯片电连接到衬底结构，其中，所述桥接芯片延伸到所述衬底结构中的凹部中，使得所述桥接芯片的顶面与所述衬底结构的顶面基本上齐平。


2.根据权利要求1所述的方法，还包括：
在所述衬底结构的顶面和两个或更多个的半导体芯片的底面安装盖；以及
在所述衬底结构的底面上形成多个焊料凸块。


3.根据权利要求1所述的方法，还包括：
在所述桥接芯片的底面和位于所述凹部的底部的所述衬底结构的表面之间放置粘性材料，其中所述粘性材料将所述桥接芯片物理地连接到所述衬底结构。


4.根据权利要求1所述的方法，其中，所述衬底结构中的所述凹部延伸穿过所述衬底结构的整个厚度。


5.根据权利要求3所述的方法，还包括：
形成与所述桥接芯片的底面直接接触的塞子，以使得所述塞子基本上填充位于所述桥接芯片下面的所述凹部的一部分，所述塞子机械地保持所述桥接芯片，其中所述塞子的底面基本上与所述衬底结构的底面齐平。


6.根据权利要求3所述的方法，还包括：
将所述半导体芯片电连接到所述衬底结构，使得所述凹部直接在所述两个或更多个半导体芯片的一部分的下方；
将所述桥接芯片电连接到所述半导体芯片，使得所述桥接芯片的顶面与所述衬底结构的顶面基本上齐平；以及
形成与所述桥接芯片的底面直接接触的塞子，使得所述塞子基本上填满所述桥接芯片下面的所述凹部的一部分，所述塞子机械地保持所述桥接芯片，其中所述塞子的底面基本上与所述衬底结构的底面齐平。


7.根据权利要求1所述的方法，其中，每个所述半导体芯片包括硅衬底，并且所述衬底结构包括层压衬底、陶瓷衬底或印刷电路板。


8.根据权利要求1所述的方法，包括：
在所述半导体芯片的内顶面上放置第一多个焊料凸块，并且在所述半导体芯片的外顶面上放置第二多个焊料凸块；
其中，将所述半导体芯片...

【专利技术属性】
技术研发人员：E·莱巴顿，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US