一种埋入式芯片及其制备方法技术

本发明专利技术提供一种埋入式芯片及其制备方法，该埋入式芯片的制备方法在对电路板进行图案化处理和金属电镀时，形成围绕电路板内部的芯片本体的导电闭环结构，令芯片本体的引脚焊盘通过导电闭环结构相互导通，进而在后续形成芯片引脚时，可通过导电闭环结构对切割芯片产生的静电电流进行分散，实现对芯片的静电保护。

【技术实现步骤摘要】
一种埋入式芯片及其制备方法
本专利技术涉及半导体芯片
，具体涉及一种埋入式芯片及其制备方法。
技术介绍
随着信息社会的发展，各种电子设备的信息处理量与日俱增，对于高频、高速信号传输的需求日益增长。将半导体芯片埋入电路板中进行封装，可以有效地缩短半导体芯片与封装基板的连接距离，为高频、高速信号传输提供有力的保证。裸芯片埋入电路板同时可以满足封装体高集成度以及电子产品微型化的发展需求。现有技术中，对裸芯片埋入电路板的制备通常是采用将裸芯片贴合在电路板基本上，在逐渐形成电路板的过程中完成裸芯片的埋入。此外，埋入裸芯片通常是在一整块基板上完成多个裸芯片的埋入，当完成裸芯片埋入后，再对各个芯片进行切割，进而得到需要的一个或多个埋入式芯片，然而在切割过程中通常会产生静电，进而对埋入的芯片造成损坏。此外，切割下的芯片的各个芯片引脚相互分离，在保存过程中也可能受到静电影响而被损坏。
技术实现思路
本专利技术提供一种埋入式芯片及其制备方法，以实现在制备埋入式芯片的过程中对芯片进行静电保护。为解决上述技术问题，本专利技术采用的一个技术方案是：提供一种埋入式芯片的制备方法，所述制备方法包括：提供包含在电路板内部的芯片本体，其中，所述芯片本体具有引脚焊盘；对所述电路板进行图案化处理，形成与所述芯片本体的引脚焊盘对应的盲孔，并在所述电路板上形成围绕所述芯片本体的一闭环凹槽；在所述图案化处理后的电路板上进行金属电镀，以将所述引脚焊盘通过所述盲孔由电镀金属引出，并在所述闭环凹槽处形成导电闭环结构，其中，所述引脚焊盘与所述导电闭环结构通过所述电镀金属导通；将所述引脚焊盘与所述导电闭环结构断开，并移除所述导电闭环结构，以形成所述芯片本体的芯片引脚。在一实施方式中，所述芯片本体的数量为至少一个，所述导电闭环结构围绕所述至少一个芯片；其中，所述至少一个芯片中的每个芯片的引脚焊盘均与所述导电闭环结构通过所述电镀金属导通。在一实施方式中，所述对所述电路板进行图案化处理的步骤，还包括：在所述电路板上形成通孔，所述通孔贯穿所述电路板，且位于所述导电闭环结构的范围内；所述通孔的数量与所述芯片本体的数量相对应，且每个通孔位于与其对应的所述芯片本体与所述导电闭环结构之间。在一实施方式中，所述电路板包括第一金属层和第二金属层，以及位于所述第一金属层和所述第二金属层之间的填充层；所述提供包含在电路板内部的芯片本体的步骤，包括：提供包含在电路板的所述填充层内的芯片本体。在一实施方式中，所述提供包含在电路板内部的芯片本体的步骤，包括：在电路板载体上形成所述第一金属层；在所述第一金属层上粘贴贴片，并在所述贴片上固定所述芯片本体；在所述芯片本体周围形成包裹所述芯片本体的填充层；在所述填充层上形成所述第二金属层，并去除所示电路板载体。在一实施方式中，所述提供包含在电路板内部的芯片本体的步骤，包括：在电路板基体上开设与所述芯片本体对应的凹槽，并将所述电路板基体固定在粘结层上；利用所述粘结层将所述芯片本体固定在所述凹槽内；在所述凹槽内进行材料填充，形成包裹所述芯片本体的填充层；去掉所述粘结层，并在所述填充层的第一表面和第二表面分别形成所述第一金属层和所述第二金属层。在一实施方式中，所述制备方法还包括：提供与所述芯片引脚相应的导电插件，所述导电插件与所述多个芯片引脚可拆卸插接。另一方面，本专利技术采用的一个技术方案是：提供一种埋入式芯片，该埋入式芯片包括：电路板，其上设置有盲孔和电镀金属；芯片本体，位于所述电路板内部，所述芯片本体具有引脚焊盘，所述引脚焊盘通过所述电路板上的盲孔由电镀金属引出，形成芯片引脚；其中，所述芯片引脚是通过移除电路板上设置的围绕所述芯片本体的一导电闭环结构而形成的。在一实施方式中，所述芯片的数量为至少一个，所述导电闭环结构围绕所述至少一个芯片；其中，所述至少一个芯片中的每个芯片的引脚焊盘均与所述导电闭环结构通过所述电镀金属导通。在一实施方式中，还包括导电插件；所述导电插件与所述芯片引脚之间可拆卸插接。本专利技术的有益效果是：区别于现有技术的情况，本专利技术提供的埋入式芯片的制备方法，通过提供包含在电路板内部且具有引脚焊盘的芯片本体，对所述电路板进行图案化处理，形成与所述芯片本体的引脚焊盘对应的盲孔，并在所述电路板上形成围绕所述芯片本体的一闭环凹槽；在所述图案化处理后的电路板上进行金属电镀，以将所述引脚焊盘通过所述盲孔由电镀金属引出，并在所述闭环凹槽处形成导电闭环结构，其中，所述引脚焊盘与所述导电闭环结构通过所述电镀金属导通；将所述引脚焊盘与所述导电闭环结构断开，并移除所述导电闭环结构，以形成所述芯片本体的芯片引脚。通过上述制备方法，令形成芯片本体的芯片引脚之前，利用导电闭环结构将芯片本体的各个引脚焊盘相互导通，进而在后续形成芯片引脚时，可通过导电闭环结构对切割芯片产生的静电电流进行分散，实现对芯片的静电保护。附图说明为了更清楚地说明专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的情况下，还可以根据这些附图获得其他的附图，其中：图1是本专利技术埋入式芯片的制备方法第一实施例的流程示意图；图2a是图1中步骤S101对应的埋入式芯片的结构示意图；图2b是图2a所示的埋入式芯片的俯视结构示意图；图3a是图1中步骤S102对应的埋入式芯片的结构示意图；图3b是图3a所示的埋入式芯片的俯视结构示意图；图4a是图1中步骤S103对应的埋入式芯片的结构示意图；图4b是图4a所示的埋入式芯片的俯视结构示意图；图5a是图1中步骤S104对应的埋入式芯片的结构示意图；图5b是图5a所示的埋入式芯片的俯视结构示意图；图6a是通过图1所示的制备方法得到的埋入式芯片的结构示意图；图6b是图6a所示的埋入式芯片的俯视结构示意图；图7是本专利技术埋入式芯片的制备方法第二实施例的流程示意图图8a是图7中步骤S105对应的埋入式芯片的结构示意图；；图8b是图8a所示的埋入式芯片的俯视结构示意图；图9a是通过图7所示的制备方法得到的埋入式芯片的结构示意图；图9b是图9a所示的埋入式芯片的俯视结构示意图；图10是图1中步骤S101的一实施方式的流程示意图；图11a至图11c是图10中步骤S1011至步骤S1014得到的电路板结构的示意图；图12是图1中步骤S101的另一实施方式的流程示意图；图13a至图13c是图12中步骤S1015至步骤S1018得到的电路板结构的示意图；图14是本专利技术埋入式芯片的制备方法第三实施例的流程图；图15a是图14中步本文档来自技高网...

【技术保护点】
1.一种埋入式芯片的制备方法，其特征在于，包括：/n提供包含在电路板内部的芯片本体，其中，所述芯片本体具有引脚焊盘；/n对所述电路板进行图案化处理，形成与所述芯片本体的引脚焊盘对应的盲孔，并在所述电路板上形成围绕所述芯片本体的一闭环凹槽；/n在所述图案化处理后的电路板上进行金属电镀，以将所述引脚焊盘通过所述盲孔由电镀金属引出，并在所述闭环凹槽处形成导电闭环结构，其中，所述引脚焊盘与所述导电闭环结构通过所述电镀金属导通；/n将所述引脚焊盘与所述导电闭环结构断开，并移除所述导电闭环结构，以形成所述芯片本体的芯片引脚。/n

【技术特征摘要】
1.一种埋入式芯片的制备方法，其特征在于，包括：
提供包含在电路板内部的芯片本体，其中，所述芯片本体具有引脚焊盘；
对所述电路板进行图案化处理，形成与所述芯片本体的引脚焊盘对应的盲孔，并在所述电路板上形成围绕所述芯片本体的一闭环凹槽；
在所述图案化处理后的电路板上进行金属电镀，以将所述引脚焊盘通过所述盲孔由电镀金属引出，并在所述闭环凹槽处形成导电闭环结构，其中，所述引脚焊盘与所述导电闭环结构通过所述电镀金属导通；
将所述引脚焊盘与所述导电闭环结构断开，并移除所述导电闭环结构，以形成所述芯片本体的芯片引脚。


2.根据权利要求1所述的制备方法，其特征在于，所述芯片本体的数量为至少一个，所述导电闭环结构围绕所述至少一个芯片；
其中，所述至少一个芯片中的每个芯片的引脚焊盘均与所述导电闭环结构通过所述电镀金属导通。


3.根据权利要求1所述的制备方法，其特征在于，所述对所述电路板进行图案化处理的步骤，还包括：
在所述电路板上形成通孔，所述通孔贯穿所述电路板，且位于所述导电闭环结构的范围内；
所述通孔的数量与所述芯片本体的数量相对应，且每个通孔位于与其对应的所述芯片本体与所述导电闭环结构之间。


4.根据权利要求1所述的制备方法，其特征在于，所述电路板包括第一金属层和第二金属层，以及位于所述第一金属层和所述第二金属层之间的填充层；
所述提供包含在电路板内部的芯片本体的步骤，包括：
提供包含在电路板的所述填充层内的芯片本体。


5.根据权利要求4所述的制备方法，其特征在于，所述提供包含在电路板内部的芯片本体的步骤，包括：
在电路板...

【专利技术属性】
技术研发人员：黄立湘，缪桦，
申请(专利权)人：深南电路股份有限公司，
类型：发明
国别省市：广东;44