【技术实现步骤摘要】
主机时钟位滑动校准
本专利技术涉及存储器装置，特定来说涉及主机时钟位滑动校准。
技术介绍
存储器装置是为主机系统(例如，计算机或其它电子装置)提供电子数据存储的半导体电路。存储器装置可为易失性或非易失性的。易失性存储器需要电力来维持数据，且包含例如随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)以及其它存储器的装置。非易失性存储器可在不供电时存留所存储数据，且包含例如快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)、电阻可变存储器、例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)以及其它存储器的装置。主机系统通常包含主机处理器、用以支持主机处理器的第一量的主要存储器(例如，通常为易失性存储器，例如DRAM)及除主要存储器以外或与主要存储器分开的提供额外存储以存留数据的一或多个存储系统(例如，通常为非易失性存储器，例如快闪存储器)。...
【技术保护点】
1.一种系统，其包括：/n主机的主机输入电路，所述主机经配置以将数据及时钟信号传递到存储器装置，所述主机输入电路经配置以将有效取样延迟施加到输入信号或时钟信号中的一者，所述主机输入电路包含：/n延迟电路，其经配置以相对于所述时钟信号的第一边缘将有限范围的可配置延迟施加到所述输入信号或所述时钟信号中的一者；/n取样电路，其经配置以使用所述时钟信号根据所述可配置延迟对所述输入信号进行取样；及/n选择电路，其经配置以将所述经取样输入信号选择性地对准到所述时钟信号的后续第二边缘以扩展所述主机输入电路的所述可配置延迟。/n
【技术特征摘要】
20181213 US 16/219,2181.一种系统，其包括：
主机的主机输入电路，所述主机经配置以将数据及时钟信号传递到存储器装置，所述主机输入电路经配置以将有效取样延迟施加到输入信号或时钟信号中的一者，所述主机输入电路包含：
延迟电路，其经配置以相对于所述时钟信号的第一边缘将有限范围的可配置延迟施加到所述输入信号或所述时钟信号中的一者；
取样电路，其经配置以使用所述时钟信号根据所述可配置延迟对所述输入信号进行取样；及
选择电路，其经配置以将所述经取样输入信号选择性地对准到所述时钟信号的后续第二边缘以扩展所述主机输入电路的所述可配置延迟。
2.根据权利要求1所述的系统，其中所述延迟电路的所述可配置延迟具有有限范围，且
其中所述选择电路经配置以使所述主机输入电路的所述可配置延迟的范围扩展超过所述延迟电路的所述有限范围。
3.根据权利要求1所述的系统，其中所述可配置延迟包含一定数目个延迟抽头，
其中所述延迟抽头的范围覆盖所述时钟信号的周期的二分之一或更少，且
其中所述选择电路经配置以将所述经取样输入选择性地对准到所述时钟信号的所述后续第二上升或下降边缘以使所述主机输入电路的所述可配置延迟的所述范围扩展超过所述时钟信号的所述周期的所述二分之一而不增加所述延迟抽头的所述数目。
4.根据权利要求1所述的系统，其中所述延迟电路经配置以将所述可配置延迟施加到所述输入信号，且
其中所述取样电路经配置以在所述时钟信号的上升边缘及下降边缘处对所述经延迟输入信号进行取样，且使用所述经取样经延迟输入信号提供上升边缘经取样数据及下降边缘经取样数据。
5.根据权利要求1所述的系统，其中所述延迟电路经配置以将所述可配置延迟施加到所述时钟信号，且
其中所述取样电路经配置以在所述经延迟时钟信号的上升边缘及下降边缘处对所述输入信号进行取样，且使用所述经取样输入信号及所述经延迟时钟信号提供上升边缘经取样数据及下降边缘经取样数据。
6.根据权利要求1所述的系统，其中所述主机输入电路经配置以接收所述输入信号及所述时钟信号，且提供对应于所述时钟信号的上升边缘及下降边缘的输出信号，
其中所述取样电路经配置以在所述时钟信号的上升边缘及下降边缘处对所述输入信号进行取样，
其中所述主机输入电路包含同步电路，所述同步电路经配置以使上升边缘经取样数据及下降边缘经取样数据同步到所述时钟信号的所述上升边缘或所述下降边缘中的选定一者且根据所述选定上升边缘或下降边缘提供经重新取样上升边缘数据及经重新取样下降边缘数据，
其中所述选择电路经配置以根据选定对准选择性地对准所述经重新取样上升边缘数据及所述经重新取样下降边缘数据，且
其中所述主机输入电路经配置以控制所述取样电路的所述可配置延迟及所述选择电路的所述选定对准。
7.根据权利要求6所述的系统，其中所述主机输入电路包含经配置以根据所述输入信号控制所述取样电路的所述配置延迟及所述选择电路的所述选定对准的配置寄存器。
8.根据权利要求1所述的系统，其中所述时钟信号的所述第一边缘为所述时钟信号的第一上升或下降边缘，且
其中所述时钟信号的所述后续第二边缘为继所述时钟信号的所述第一边缘之后的所述时钟信号的上升或下降边缘。
9.根据权利要求1所述的系统，其中所述主机输入电路经配置以针对所述输入信号或时钟信号中的一者确定所述有效取样延迟，
其中所述主机输入电路经配置以选择所述时钟信号的第一边缘、调整所述可配置延迟，且针对所述时钟信号的所述选定第一边缘使用所述经取样输入信号以若干个可配置延迟确定第一有效取样窗，
其中所述主机输入电路经配置以选择所述时钟信号的第二边缘、调整所述可配置延迟，且针对所述时钟信号的所述选定第二边缘使用所述经取样输入信号以若干个可配置延迟确定第二有效取样窗，且
其中所述主机输入电路经配置以针对所述时钟信号的所述第一边缘及所述第二边缘使用所述第一有效取样窗及所述第二有效取样窗选择所述有效延迟。
10.一种系统，其包括：
主机输入电路，其经配置以针对输入信号或时钟信号中的一者确定有效取样延迟，所述主机输入电路包含：
延迟电路，其经配置以相对于所述时钟信号的选定边缘将可配置延迟施加到所述输入信号或所述时钟信号中的一者；及
取样电路，其经配置以使用所述时钟信号根据所述可配置延迟对所述输入信号进行取样；
其中所述主机输入电路经配置以选择所述时钟信号的第一边缘、调整所述可配置延迟，且针对所述时钟信号的所述选定第一边缘使用所述经取样输入信号以若干个可配置延迟确定第一有效...
【专利技术属性】
技术研发人员：C·贾乔，E·迪马蒂诺，J·C·贝尔，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。