一种SiC-MOS器件结构制造技术

本实用新型专利技术公开了一种SiC‑MOS器件结构，包括自下而上依次设置的金属漏极、碳化硅N+衬底和碳化硅N‑外延层，所述碳化硅N‑外延层左上方和右上方均具有源极沟槽，所述源极沟槽下方自上而下具有碳化硅P+掺杂区以及碳化硅P型掺杂区，所述源极沟槽内均填充有肖特基接触金属，所述栅极沟槽内部及表面具有栅极结构，所述第一台面结构和第二台面结构均由碳化硅N‑外延层、碳化硅P型掺杂区和碳化硅N+源区构成。本实用新型专利技术可以调控肖特基势垒高度，以形成较低导通压降的肖特基接触，显著减小了电力电子系统体积，降低了封装花费，提高了系统应用可靠性，对基本性能及长久应用可靠性也有大幅提升，具有较低的比导通电阻，具有漏电低的特点。

A SiC MOS device structure

【技术实现步骤摘要】
一种SiC-MOS器件结构
本技术涉及半导体
，具体为一种SiC-MOS器件结构。
技术介绍
碳化硅MOSFET器件是以宽禁带半导体材料碳化硅制造的下一代半导体器件。碳化硅材料诸多吸引人的特性，如10倍于硅材料的临界击穿电场强度、高的热导率、大的禁带宽度以及高电子饱和漂移速度等，使SiC材料成为了国际上功率半导体器件的研究热点，并在高功率应用场合，如高速铁路、混合动力汽车、智能高压直流输电等，碳化硅器件均被赋予了很高的期望。同时碳化硅功率器件对功率损耗的降低效果显著，使得碳化硅功率器件被誉为带动“新能源革命”的“绿色能源”器件。然而，因MOS沟道的不理想导致MOS沟道迁移率过低，极大地限制了碳化硅MOSFET通态电流密度。因此，具有更高沟道密度、从而具有更大通态电流密度的碳化硅UMOSFET受到的广泛关注和研究。尽管碳化硅UMOSFET具有更低通态电阻以及更紧凑的元胞布局，由于底部栅氧化层电场过高的问题，给碳化硅UMOSFET长久使用带来可靠性问题，造成器件长期稳定性差。传统碳化硅UMOSFET结构如图1所示。碳化硅UMOSFET本文档来自技高网...

【技术保护点】
1.一种SiC-MOS器件结构，包括自下而上依次设置的金属漏极(111)、碳化硅N+衬底(101)和碳化硅N-外延层(102)，其特征在于：所述碳化硅N-外延层(102)左上方和右上方均具有源极沟槽(104)，所述源极沟槽(104)下方自上而下具有碳化硅P+掺杂区(106)以及碳化硅P型掺杂区(105)，所述碳化硅P型掺杂区(105)的深度为0.6μm，掺杂浓度为3×10

【技术特征摘要】
1.一种SiC-MOS器件结构，包括自下而上依次设置的金属漏极(111)、碳化硅N+衬底(101)和碳化硅N-外延层(102)，其特征在于：所述碳化硅N-外延层(102)左上方和右上方均具有源极沟槽(104)，所述源极沟槽(104)下方自上而下具有碳化硅P+掺杂区(106)以及碳化硅P型掺杂区(105)，所述碳化硅P型掺杂区(105)的深度为0.6μm，掺杂浓度为3×1018cm-3，所述碳化硅P+掺杂区(106)的深度为0.3μm，掺杂浓度为1×1019cm-3，所述源极沟槽(104)内均填充有肖特基接触金属(112)，所述碳化硅N-外延层(102)内部具有栅极沟槽(103)，所述栅极沟槽(103)内部及表面具有栅极结构；
所述栅极结构自下而上包括绝缘栅介质层(108、)多晶硅栅(109)和栅极金属(110)，所述绝缘栅介质层(108)将多晶硅栅(109)和碳化硅N+衬底(101)隔离，所述多晶硅栅(109)上方通过栅极金属(110)引出，所述多晶硅栅(109)设置在栅极沟槽(103)内部，所述栅极金属(110)设置在栅极沟槽(103)表面；
所述源极沟槽(104)与栅极沟槽(103)之间分别设置有第一台面结构和第二台面结构，所述第一台面结构和第二台面结构均由碳化硅N-外延层(102)、碳化硅P型掺杂区(105)和碳化硅N+源区(107)构成，所述碳化硅P型掺杂区(105...

【专利技术属性】
技术研发人员：姚金才，陈宇，朱超群，
申请(专利权)人：深圳爱仕特科技有限公司，
类型：新型
国别省市：广东;44