一种阵列基板及其制作方法、显示面板、显示装置制造方法及图纸

本发明专利技术涉及显示技术领域，公开了一种阵列基板及其制作方法、显示面板、显示装置，该阵列基板包括依次层叠设置的衬底基板、有源层、层间绝缘层、源漏极金属层以及钝化层；其中，层间绝缘层背离有源层的一侧具有与源漏极金属层的图案相对应的凹槽，凹槽的深度小于层间绝缘层的厚度，沿源漏极金属层的厚度方向，源漏极金属层的一部分位于相对应的凹槽内。该阵列基板由于在层间绝缘层背离有源层的一侧形成凹槽，可以在形成源漏极金属层时将源漏极金属层一部分做在凹槽内，能够把源漏极金属层的图案的厚度做的较厚，减小源漏极金属层的图案的线宽，进而能够降低RC Delay效应，降低钝化层的厚度，提高显示面板的分辨率和开口率，提高产品的品质。

An array substrate and its manufacturing method, display panel and display device

【技术实现步骤摘要】
一种阵列基板及其制作方法、显示面板、显示装置
本专利技术涉及显示
，特别涉及一种阵列基板及其制作方法、显示面板、显示装置。
技术介绍
随着薄膜晶体管显示技术的飞速发展，人们对显示器件的分辨率和开口率的需求越来越高，金属走线的线宽需要做的更细，但是这种情况下会造成电阻电容延迟(RCDelay)效应加重。现有技术中是通过增加金属走线的厚度来降低电阻电容延迟(RCDelay)效应，但是金属走线的厚度加厚，需要更厚的钝化层(PVX)来钝化，这就会使得金属走线的厚度持续增加受到限制。
技术实现思路
本专利技术提供了一种阵列基板及其制作方法、显示面板、显示装置，上述阵列基板能够把源漏极金属层的图案的厚度做的较厚，减小源漏极金属层的图案的线宽。为达到上述目的，本专利技术提供以下技术方案：一种阵列基板，包括依次层叠设置的衬底基板、有源层、层间绝缘层、源漏极金属层以及钝化层；其中，所述层间绝缘层背离所述有源层的一侧具有与所述源漏极金属层的图案相对应的凹槽，所述凹槽的深度小于所述层间绝缘层的厚度，沿所述源漏极金属层的厚度方向，所述源漏极金属层的一部分位于相对应的所述凹槽内。上述阵列基板中，层间绝缘层背离有源层的一侧具有与源漏极金属层的图案相对应的凹槽，凹槽的深度小于层间绝缘层的厚度，沿源漏极金属层的厚度方向，源漏极金属层的一部分位于相对应的凹槽内。上述阵列基板由于在层间绝缘层背离有源层的一侧形成凹槽，可以在形成源漏极金属层时将源漏极金属层一部分做在凹槽内，能够把源漏极金属层的图案的厚度做的较厚，减小源漏极金属层的图案的线宽，进而能够降低RCDelay效应，降低钝化层的厚度，同时能够提高显示面板的分辨率和开口率，提高产品的品质。可选地，所述凹槽的深度小于或者等于所述源漏极金属层厚度的1/2。可选地，所述凹槽的深度等于所述源漏极金属层厚度的1/5、1/4、或者1/3。可选地，所述源漏极金属层包括源极和漏极，所述源极和漏极通过所述层间绝缘层上的通孔与所述有源层电连接。本专利技术还提供一种上述阵列基板的制作方法，包括：在衬底基板的一侧形成有源层；在所述有源层背离所述衬底基板的一侧形成层间绝缘层；在所述层间绝缘层背离所述有源层的一侧形成与源漏极金属层的图案相对应的凹槽，所述凹槽的深度小于所述层间绝缘层的厚度；在所述层间绝缘层背离所述有源层的一侧形成源漏极金属层，沿所述源漏极金属层厚度方向，所述源漏极金属层的一部分填充入相对应的所述凹槽中；在所述源漏极金属层背离所述层间绝缘层的一侧形成钝化层。可选地，所述源漏极金属层包括源极和漏极，所述源极和漏极通过所述层间绝缘层上的通孔与所述有源层电连接，所述凹槽与所述通孔通过同一构图制作工艺制作而成。可选地，所述在所述绝缘层背离所述有源层的一侧形成凹槽，包括：在所述层间绝缘层背离所述有源层的一侧涂布光刻胶；通过半色调掩膜板对光刻胶进行图案化，形成光刻胶部分去除区、光刻胶完全去除区以及光刻胶完全保留区，所述光刻胶部分去除区对应所述凹槽所在的区域，所述光刻胶完全去除区对应所述通孔所在的区域；通过干法刻蚀工艺对所述通孔所在的区域进行部分刻蚀，使所述通孔所在的区域剩余的厚度与待形成的凹槽的深度相等；对所述光刻胶进行灰化处理，完全去除所述光刻胶部分去除区的光刻胶；对凹槽所在的区域和通孔所在的区域进行刻蚀，同时形成凹槽和通孔；去除所述光刻胶完全保留区的光刻胶。本专利技术还提供一种显示面板，包括上述技术方案中提供的任意一种阵列基板。本专利技术还提供一种显示装置，包括上述技术方案提供的显示面板。附图说明图1为本专利技术实施例提供的一种阵列基板的结构示意图；图2为本专利技术实施例提供的一种阵列基板的制作流程图；图3为本专利技术实施例提供的一种凹槽的制作流程图；图4-图9为本专利技术实施例提供的一种凹槽的制作过程示意图；图10为本专利技术实施例提供的一种阵列基板的制作流程图；图11-图14为本专利技术实施例提供的一种阵列基板的制作过程示意图。图标：1-衬底基板；2-有源层；21-沟道区；3-层间绝缘层；31-凹槽；32-通孔；4-源漏极金属层；41源极；42-漏极；5-钝化层；6-栅极；7-栅绝缘层；8-遮光层；9-缓冲层；10-光刻胶。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。请参考图1，本专利技术提供一种阵列基板，包括依次层叠设置的衬底基板1、有源层2、层间绝缘层3、源漏极金属层4以及钝化层5；其中，层间绝缘层3背离有源层2的一侧具有与源漏极金属层4的图案相对应的凹槽31，凹槽31的深度小于层间绝缘层3的厚度，沿源漏极金属层4的厚度方向，源漏极金属层4的一部分位于相对应的凹槽31内。上述专利技术实施例提供的阵列基板中，层间绝缘层3背离有源层2的一侧具有与源漏极金属层4的图案相对应的凹槽31，凹槽31的深度小于层间绝缘层3的厚度，沿源漏极金属层4的厚度方向，源漏极金属层4的一部分位于相对应的凹槽31内。上述阵列基板由于在层间绝缘层3背离有源层2的一侧形成凹槽31，可以在形成源漏极金属层4时将源漏极金属层4一部分做在凹槽31内，能够把源漏极金属层4的图案的厚度做的较厚，减小源漏极金属层4的图案的线宽，进而能够降低RCDelay效应，降低钝化层5的厚度，同时能够提高显示面板的分辨率和开口率，提高产品的品质。上述专利技术实施例提供的阵列基板中，凹槽31的深度可以小于或者等于源漏极金属层4厚度的1/2，能够把源漏极金属层4的图案的厚度做的较厚，减小源漏极金属层4图案的线宽。在实际应用时，凹槽31的深度以及源漏极金属层4图案的线宽可以根据实际情况而定，在这里不做限制。需要说明的是，凹槽31的深度不宜过深，避免在制作时源漏极金属层4穿透层间绝缘层3与其他金属电路短路。具体地，凹槽31的深度可以等于源漏极金属层4厚度的1/5、1/4、或者1/3等。上述专利技术实施例提供的阵列基板中，具体地，源漏极金属层4包括源极41和漏极42，源极41和漏极42通过层间绝缘层3上的通孔32与有源层2电连接。源漏极金属层4还可以包括其他金属走线，层间绝缘层3背离有源层2的一侧具有与源漏极金属层4中源极41、漏极42以及其他金属走线对应的凹槽31，在形成源极41、漏极42以及其他金属走线时，能够将它们的一部分制作在其对应的凹槽31内，能够使得把源极41、漏极42以及其他金属走线做的较厚，以及能够减小源极41、漏极42以及其他金属走线的宽度。上述专利技术实施例提供的阵列基板中，还包括栅极6，具体地，阵列基板上薄膜晶体管可以为顶栅型或者底栅型。如图1所示，薄膜晶体管为顶栅型的本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，包括依次层叠设置的衬底基板、有源层、层间绝缘层、源漏极金属层以及钝化层；其中，/n所述层间绝缘层背离所述有源层的一侧具有与所述源漏极金属层的图案相对应的凹槽，所述凹槽的深度小于所述层间绝缘层的厚度，沿所述源漏极金属层的厚度方向，所述源漏极金属层的一部分位于相对应的所述凹槽内。/n

【技术特征摘要】
1.一种阵列基板，其特征在于，包括依次层叠设置的衬底基板、有源层、层间绝缘层、源漏极金属层以及钝化层；其中，
所述层间绝缘层背离所述有源层的一侧具有与所述源漏极金属层的图案相对应的凹槽，所述凹槽的深度小于所述层间绝缘层的厚度，沿所述源漏极金属层的厚度方向，所述源漏极金属层的一部分位于相对应的所述凹槽内。


2.根据权利要求1所述的阵列基板，其特征在于，所述凹槽的深度小于或者等于所述源漏极金属层厚度的1/2。


3.根据权利要求2所述的阵列基板，其特征在于，所述凹槽的深度等于所述源漏极金属层厚度的1/5、1/4、或者1/3。


4.根据权利要求1所述的阵列基板，其特征在于，所述源漏极金属层包括源极和漏极，所述源极和漏极通过所述层间绝缘层上的通孔与所述有源层电连接。


5.一种如权利要求1-4任一项所述的阵列基板的制作方法，其特征在于，包括：
在衬底基板的一侧形成有源层；
在所述有源层背离所述衬底基板的一侧形成层间绝缘层；
在所述层间绝缘层背离所述有源层的一侧形成与源漏极金属层的图案相对应的凹槽，所述凹槽的深度小于所述层间绝缘层的厚度；
在所述层间绝缘层背离所述有源层的一侧形成源漏极金属层，沿所述源漏极金属层厚度方向，所述源漏极金属层...

【专利技术属性】
技术研发人员：苏同上，杜生平，季雨，刘冲冲，王庆贺，成军，
申请(专利权)人：合肥鑫晟光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽;34