一种存储器装置及其故障修复方法制造方法及图纸

一种存储器装置的电路架构，包括：主存储器电路，其用于实现用户数据的存储；主存储器故障修复电路，其用于实现主存储器中存储故障的修复。在主存储器电路中包含一种采用阵列分块方式设计的存储阵列电路。在主存储器故障修复电路中，CAM用于存储主存储器的故障地址，ROM用于存储用于配置主存储器电路中的可编程地址译码器的配置数据。一种存储器故障修复方法，其中包括对存储器装置的字故障、行故障以及列故障的修复方案。一种存储器故障的测试和故障修复流程，该流程用于存储器装置封装之前的故障检测、故障分析及故障修复，其中包含存储器装置的可修复性判断方法以及对存储器装的故障修复电路进行编程的操作方法。

A memory device and its fault repairing method

【技术实现步骤摘要】
一种存储器装置及其故障修复方法
本专利技术涉及包含存储器的集成电路，更具体地，涉及包含存储器且需要对存储器中的缺陷存储单元作修复的集成电路。本专利技术还涉及一种存储器故障修复方案，更具体地，涉及储存器因存储阵列故障和外围读写电路故障原因起的存储故障的修复方案。
技术介绍
半导体存储器在制造过程中，由于工艺缺陷等原因，使得制得的存储器芯片的存储阵列中出现有物理缺陷的存储单元。缺陷存储单元的存在将导致生产出的存储器芯片在某些特定访问地址下存在功能异常，无法安全、有效地存取数据，从而令存储器芯片失效。冗余修复技术通过在存储器芯片的存储器阵列设计中引入冗余行和冗余列，结合存储器测试技术和冗余分析手段，利用冗余的行和列替换存储阵列中的故障单元，以达到修复因存储单元故障引起的存储器功能失效问题的目的。冗余修复技术的出现有效提高了存储器芯片制造的良品率，对降低存储器芯片的单位制造成本具有重要意义。典型的存储器系统由行译码器，列译码器，由大量存储单元构成的存储阵列，以及用于对阵列进行读写的放大电路和控制电路等部分组成。其中，前述的行译码器和列译码器通过本文档来自技高网...

【技术保护点】
1.一种存储器装置，包括：/n主存储器存储阵列，用于存储主存储器用户数据；/n可编程行译码器和可编程列译码器，用于实现对主存储器访问地址的译码；/n内容可寻址存储器(CAM)，其用于存储主存储器存储单元阵列的故障信息，包括主存储器的故障地址和故障类型；/n只读存储器(ROM)，其用于存储可编程行译码器和可编程列译码器的配置数据；/nECC(错误检查与纠正)电路，其用于实现对主存储器存储的数据做差错控制，对数据错误进行修正，以提高主存储器的容错能力，同时提高主存储器存储故障的修复率；/n修复控制器，其用于在测试模式时实现对CAM、ROM的故障测试，以及，在编程模式时完成对CAM和ROM的编程；/...

【技术特征摘要】
1.一种存储器装置，包括：
主存储器存储阵列，用于存储主存储器用户数据；
可编程行译码器和可编程列译码器，用于实现对主存储器访问地址的译码；
内容可寻址存储器(CAM)，其用于存储主存储器存储单元阵列的故障信息，包括主存储器的故障地址和故障类型；
只读存储器(ROM)，其用于存储可编程行译码器和可编程列译码器的配置数据；
ECC(错误检查与纠正)电路，其用于实现对主存储器存储的数据做差错控制，对数据错误进行修正，以提高主存储器的容错能力，同时提高主存储器存储故障的修复率；
修复控制器，其用于在测试模式时实现对CAM、ROM的故障测试，以及，在编程模式时完成对CAM和ROM的编程；
主存储器控制逻辑，其用于在测试模式时完成对、ECC电路、可编程行译码器、可编程列译码器及主存储器存储阵列的故障测试，以及，在默认模式下控制主存储器电路，以实现对主存储器阵列的读写。


2.根据权利要求1所述的存储器装置，其中，所述可编程行译码器和可编程列译码器的译码逻辑可重复编程配置，有两种工作状态：
当其工作在默认状态时，译码路径为默认译码路径；
当其工作在重配置状态时，译码路径根据译码器配置信号，可选择多种不同的备用译码路径作为译码结果。


3.根据权利要求1所述的存储器装置，其中，所述内容可寻址存储器(CAM)的存储字中包含两个字段，分别用于存储主存储器的故障访问地址和对应该故障访问地址的主存储器存储字故障类型，CAM作数据比对时，根据当前存储字中存储的故障类型，选择不同的内容匹配规则，将用户请求的主存储器访问地址与CAM中存储的故障访问地址进行匹配。


4.根据权利要求1所述的存储器装置，其中，所述主存储器存储阵列中包含若干个子存储阵列电路和一个阵列控制逻辑；
主存储器存储阵列中每个子存储阵列电路对应一段特定的主存储器访问地址范围；
子存储阵列电路的工作状态由阵列控制逻辑控制根据主存储器访问地址及主存储器控制逻辑输出的控制信号进行控制。


5.根据权利要求4所述的子存储器电路，其中，每个子存储阵列电路包含由若干基本存储单元构成的子存储阵列块和用于该子存储阵列块读写操作的灵敏放大器组。


6.根据权利要求5所述的子存储阵列块，其中，每个子存储阵列块包含若干个由基本存储单元构成的主存储器存储字；主存储器存储字被划分成两部分，包括：
由可编程行译码器的默认译码路径激活的普通存储字；以及
由可编程行译码器的备用译码路径激活的冗余存储字，用于替换有故障的普通存储字。


7.根据权利要求6所述的主存储器存储字，其中，主存储器存储字的基本存储单元被划分成三部分，包括：
由可编程列译码器的默认译码路径读取的数据部分，用于存储用户数据；以及
由可编程列译码器的默认译码路径读取的ECC校验码部分，用于存储ECC电路根据用户数据生成的差错控制码；以及
由可编程列译码器的备用译码路径读取的冗余单元部分，用于当数据部分或ECC校验码部分中存...

【专利技术属性】
技术研发人员：王刚，包王勇，李威，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51