像素阵列基板制造技术

本发明专利技术提供一种像素阵列基板，包括第一触控信号线、多个像素结构、第一数据线、第二数据线、第一连接图案、第二连接图案及触控电极。第一触控信号线具有第一部、第二部和桥接部。多个像素结构包括第一像素结构及第二像素结构。第一像素结构及第二像素结构分别位于第一触控信号线的第一侧及第二侧。第一数据线及第二数据线分别位于第一触控信号线的第二侧及第一侧。第一连接图案电性连接至第一数据线和第一像素结构。第二连接图案电性连接至第二数据线和第二像素结构。第一触控信号线的桥接部跨越第一连接图案和第二连接图案。

Pixel array substrate

【技术实现步骤摘要】
像素阵列基板
本专利技术是涉及一种像素阵列基板，尤其涉及包括触控电极的一种像素阵列基板。
技术介绍
在现今的信息社会下，人们对电子产品的依赖性与日俱增。为了达到更便利、体积更轻巧化以及更人性化的目的，许多信息产品已由传统的键盘或鼠标等输入装置，转变为使用触控面板作为输入装置，其中兼具触控与显示功能的触控显示面板更是现今流行的产品之一。为使触控显示面板薄型化，可将触控电极整合于触控显示面板的像素阵列基板。然而，如何使像素阵列基板兼具优良的电性及触控功能实为一大课题。
技术实现思路
本专利技术提供一种像素阵列基板，电性佳且具有触控功能。本专利技术的像素阵列基板，包括基底、第一触控信号线、多个像素结构、第一数据线、第二数据线、第一连接图案、第二连接图案及触控电极。第一触控信号线设置于基底上，且具有相对的第一侧和第二侧。第一触控信号线具有第一部、第二部和桥接部。多个像素结构的每一个包括有源元件、延伸图案以及像素电极。有源元件具有第一端、第二端及控制端。延伸图案电性连接至有源元件的第二端。像素电极电性连接至延伸图案。多个像素结构包括第一像素结构及第二像素结构。第一像素结构位于第一触控信号线的第一侧，且第二像素结构位于第一触控信号线的第二侧。第一数据线位于第一触控信号线的第二侧，且第二数据线位于第一触控信号线的第一侧。第一连接图案电性连接至第一数据线和第一像素结构的有源元件的第一端。第二连接图案电性连接至第二数据线和第二像素结构的有源元件的第一端。第一触控信号线的桥接部跨越第一连接图案和第二连接图案，以电性连接第一触控信号线的第一部与第一触控信号线的第二部。本专利技术的有益效果在于，本专利技术提供的像素阵列基板，电性佳且具有触控功能。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。附图说明图1为本专利技术一实施例的像素阵列基板的俯视示意图。图2示出图1的像素阵列基板的一个像素结构。图3为本专利技术一实施例的像素阵列基板的剖面示意图。图4为本专利技术一实施例的像素阵列基板的局部的放大示意图。图5为本专利技术一实施例的像素阵列基板的剖面示意图。图6为本专利技术一实施例的像素阵列基板的剖面示意图。图7为本专利技术另一实施例的像素阵列基板的俯视示意图。图8示出图7的像素阵列基板的一个像素结构。图9为本专利技术一实施例的像素阵列基板的剖面示意图。图10为本专利技术一实施例的像素阵列基板的剖面示意图。附图标记说明如下：10、10A：像素阵列基板110：基底122：延伸图案124-1：第一连接图案124-2：第二连接图案124-3：第三连接图案124-4：第四连接图案130：像素电极130a、152a：狭缝140：绝缘层141、142、143、144：接触窗150：触控电极152：共用电极154：桥接图案DL：数据线DL1：第一数据线DL2：第二数据线DL3：第三数据线GI：栅绝缘层PX：像素结构PX1：第一像素结构PX2：第二像素结构PX3：第三像素结构PX4：第四像素结构PX5：第五像素结构PX6：第六像素结构PX7：第七像素结构PX8：第八像素结构R：局部SL：扫描线SL1：第一扫描线SL2：第二扫描线SL3：第三扫描线SL4：第四扫描线T：有源元件Ta：第一端Tb：第二端Tc：控制端Td：半导体图案TL：触控信号线TL1：第一触控信号线TL1a、TL2a：第一部TL1b、TL2b：第二部TL1c：桥接部TL2：第二触控信号线TL2c：弯曲部x：第一方向y：第二方向Ι-Ι’、П-П’、III-III’、IV-IV’、V-V’、VI-VI’、VII-VII’：剖线具体实施方式现将详细地参考本专利技术的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电性连接。再者，“电性连接”或“耦合”可为二元件间存在其它元件。本文使用的“约”、“近似”、或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。再者，本文使用的“约”、“近似”或“实质上”可依光学性质、蚀刻性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本专利技术所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本专利技术的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。图1为本专利技术一实施例的像素阵列基板10的俯视示意图。图2示出图1的像素阵列基板10的一个像素结构PX。图3为本专利技术一实施例的像素阵列基板10的剖面示意图。图3对应图2的剖线Ι-Ι’。图4为本专利技术一实施例的像素阵列基板10的局部的放大示意图。图4对应图1的局部R。图5为本专利技术一实施例的像素阵列基板10的剖面示意图。图5对应图4的剖线П-П’。图6为本专利技术一实施例的像素阵列基板10的剖面示意图。图6对应图1的剖线III-III’及剖线IV-IV’。图1、图2及图4省略图5及图6的绝缘层140的接触窗141、142、143。请参照图1及图2，像素阵列基板10包括基底110以及设置于基底110上的多个像素结构PX。基底110用以承载像素阵列基板10的元件。举例而言，在本实施例中，基底110的材质可以是玻璃、石英、有机聚合物、或是不透光/反射材料(例如：晶片、陶瓷或其它可适用的材料)或是其它可适用的材料。请参照图2及图3，每一像素结构PX包括有源元件T、延伸图案122及像素电极130。具体而言，在本实施例中，有源元件T可包括薄膜晶体管，薄膜晶体管具有控制端Tc、栅绝缘层GI、半导体图案Td、第一端Ta及第二端Tb，其中栅绝缘层GI设置于控制端Tc与半导体图案Td之间，且第一端Ta及第二端Tb分别电性连接至半本文档来自技高网...

【技术保护点】
1.一种像素阵列基板，包括：/n一基底；/n一第一触控信号线，设置于该基底上，且具有相对的一第一侧和一第二侧，其中该第一触控信号线具有一第一部、一第二部和一桥接部；/n多个像素结构，其中该多个像素结构的每一个包括：/n一有源元件，具有一第一端、一第二端及一控制端；/n一延伸图案，电性连接至该有源元件的该第二端；以及/n一像素电极，电性连接至该延伸图案，其中该多个像素结构包括一第一像素结构及一第二像素结构，该第一像素结构位于该第一触控信号线的该第一侧，且该第二像素结构位于该第一触控信号线的该第二侧；/n一第一数据线及一第二数据线，其中该第一数据线位于该第一触控信号线的该第二侧，且该第二数据线位于该第一触控信号线的该第一侧；/n一第一连接图案，电性连接至该第一数据线和该第一像素结构之该有源元件的该第一端；/n一第二连接图案，电性连接至第二数据线和该第二像素结构的该有源元件的该第一端，其中该第一触控信号线的该桥接部跨越该第一连接图案和该第二连接图案，以电性连接该第一触控信号线的该第一部与该第一触控信号线的该第二部；以及/n一触控电极，至少重叠于该第一像素结构的该像素电极，且电性连接至该第一触控信号线。/n...

【技术特征摘要】
20190730 TW 1081270791.一种像素阵列基板，包括：
一基底；
一第一触控信号线，设置于该基底上，且具有相对的一第一侧和一第二侧，其中该第一触控信号线具有一第一部、一第二部和一桥接部；
多个像素结构，其中该多个像素结构的每一个包括：
一有源元件，具有一第一端、一第二端及一控制端；
一延伸图案，电性连接至该有源元件的该第二端；以及
一像素电极，电性连接至该延伸图案，其中该多个像素结构包括一第一像素结构及一第二像素结构，该第一像素结构位于该第一触控信号线的该第一侧，且该第二像素结构位于该第一触控信号线的该第二侧；
一第一数据线及一第二数据线，其中该第一数据线位于该第一触控信号线的该第二侧，且该第二数据线位于该第一触控信号线的该第一侧；
一第一连接图案，电性连接至该第一数据线和该第一像素结构之该有源元件的该第一端；
一第二连接图案，电性连接至第二数据线和该第二像素结构的该有源元件的该第一端，其中该第一触控信号线的该桥接部跨越该第一连接图案和该第二连接图案，以电性连接该第一触控信号线的该第一部与该第一触控信号线的该第二部；以及
一触控电极，至少重叠于该第一像素结构的该像素电极，且电性连接至该第一触控信号线。


2.如权利要求1所述的像素阵列基板，还包括：
一第一扫描线，电性连接至该第一像素结构的该有源元件的该控制端；
一第二扫描线，电性连接至该第二像素结构的该有源元件的该控制端，其中该第一扫描线及该第二扫描线具有相对的一第一侧及一第二侧，该第一像素结构还位于该第一扫描线及该第二扫描线的该第一侧，且该第二像素结构还位于该第一扫描线及该第二扫描线的该第二侧；
该多个像素结构还包括一第三像素结构及一第四像素结构，其中该第三像素结构位于该第一触控信号线的该第二侧和该第一扫描线及该第二扫描线的该第一侧，该第三像素结构的该有源元件的该第一端电性连接至该第一数据线，该第四像素结构位于该第一触控信号线的该第一侧和该第一扫描线及该第二扫描线的该第二侧，且该第四像素结构的该有源元件的该第一端电性连接至该第二数据线；
该第一数据线的极性与该第二数据线的极性相反。


3.如权利要求1所述的像素阵列基板，还包括：
一第一扫描线，电性连接至该第一像素结构的该有源元件的该控制端；
一第二扫描线，电性连接至该第二像素结构的该有源元件的该控制端，其中该第一扫描线及该第二扫描线具有相对的一第一侧及一第二侧，该第一像素结构还位于该第一扫描线及该第二扫描线的该第一侧，且该第二像素结构还位于该第一扫描线及该第二扫描线的该第二侧；
该多个像素结构还包括一第三像素结构及一第四像素结构，其中该第三像素结构位于该第一触控信号线的该第二侧和该第一扫描线及该第二扫描线的该第一侧，该第三像素结构的该有源元件的该第一端电性连接至该第一数据线，该第四像素结构位于该第一触控信号线的该第一侧和该第一扫描线及该第二扫描线的该第二侧，且该第四像素结构的该有源元件的该第一端电性连接至该第二数据线；
该第一触控信号线的该第一部于该基底上的一垂直投影位于该第一像素结构的该像素电极于该基底上的一垂直投影与该第三像素结构的该像素电极于该基底上的一垂直投影之间；
该第一触控信号线的该第二部于该基底上的一垂直投影位于该第二像素结构的该像素电极于该基底上的一垂直投影与该第四像素结构的该像素电极于该基底上的一垂直投影之间。


4.如权利要求1所述的像素阵列基板，还包括：
一第一扫描线，电性连接至该第一像素结构的该有源元件的该控制端；
一第二扫描线，电性连接至该第二像素结构的该有源元件的该控制端，其中该第一扫描线及该第二扫描线具有相对的一第一侧及一第二侧，该第一像素结构还位于该第一扫描线及该第二扫描线的该第一侧，且该第二像素结构还位于该第一扫描线及该第二扫描线的该第二侧；
该第...

【专利技术属性】
技术研发人员：邱冠焴，童腾赋，陈逸祺，李铭轩，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71