减少静电放电电路中的噪声影响制造技术

一种直接功率注入DPI电路(100)在耦合到静电放电ESD电路时减少所述ESD电路中的噪声影响。所述DPI电路(100)包含：NMOS晶体管(MN1)，其耦合于输出节点(104)与下部轨(GND)之间；及电荷泵(C1、D1、D2)，其耦合于输入节点(102)与所述NMOS晶体管(MN1)的栅极之间。电阻器(R1)耦合于所述NMOS晶体管(MN1)的所述栅极与所述下部轨(GND)之间。

Reduce the influence of noise in ESD circuit

【技术实现步骤摘要】
【国外来华专利技术】减少静电放电电路中的噪声影响
本专利技术大体来说涉及电路，且更特定来说涉及减少静电放电电路中的噪声影响。
技术介绍
某些低侧驱动器及收发器引脚必须能够耐受由连接例如汽车等大型系统中的多个收发器的线束拾取的高电平噪声。保护这些引脚的静电放电(ESD)结构必须由某些极高速电压瞬变激活以便在ESD事件期间保护引脚。然而，来自噪声的重复较小瞬变可对这些装置具有累积影响，从而导致部分导通且妨碍正常操作。
技术实现思路
所描述直接功率注入(DPI)电路在本质上极端但每次仅发生几次的ESD事件与较为温和但本质上可为周期性的噪声事件之间进行区分。设计包含以电容方式耦合到正被保护的引脚的类似于电荷泵的小型电路。所述电路经调谐使得输出不对一或多个ESD事件做出响应，但在例如噪声等周期性刺激或DPI测试期间，电荷泵上产生的电压上升且将耦合于电路的输出节点与下部轨之间的输出晶体管的栅极导通。所述输出节点可连接到ESD电力装置的栅极使得DPI事件将所述输出晶体管导通且下拉所述ESD电力装置的所述栅极。通过降低所述ESD电力装置的所述栅极上的接地阻抗，所述DPI电路防止所述ESD电力装置的漏极-栅极耦合激活所述ESD电力装置。在一个方面中，描述一种用于减少耦合到受保护引脚的ESD电路中的噪声影响的DPI电路的实例。所述电路包含输出节点，其用于耦合到互补式金属氧化物硅(CMOS)电力装置的栅极，所述互补式金属氧化物硅(CMOS)电力装置经耦合以在被导通时将所述受保护引脚上的静电放电(ESD)事件携载到接地；输入节点，其用于耦合到所述受保护引脚；第一N型金属氧化物硅(NMOS)晶体管，其具有耦合到所述输出节点的漏极、耦合到下部轨的源极，及栅极；电荷泵电路，其耦合于所述输入节点与所述第一NMOS晶体管的所述栅极之间；以及第一电阻器，其具有耦合到所述第一NMOS晶体管的所述栅极的第一端子及耦合到所述下部轨的第二端子。在另一方面中，描述一种芯片上系统(SOC)的实例。所述SOC包含驱动器，所述驱动器经耦合以在受保护引脚上提供输出信号；互补式金属氧化物硅(CMOS)电力装置，其耦合于所述受保护引脚与下部轨之间且具有栅极；及直接功率注入(DPI)电路，其包括：输出节点，其耦合到所述CMOS电力装置的所述栅极；输入节点，其耦合到所述受保护引脚；第一N型金属氧化物硅(NMOS)晶体管，其具有耦合到所述输出节点的漏极、耦合到下部轨的源极，及栅极；电荷泵电路，其耦合于所述输入节点与所述第一NMOS晶体管的所述栅极之间；及第一电阻器，其具有耦合到所述第一NMOS晶体管的所述栅极的第一端子及耦合到所述下部轨的第二端子；以及第二NMOS晶体管，其具有耦合到所述第一NMOS晶体管的所述栅极的漏极、耦合到所述下部轨的源极及经耦合以接收停用信号的栅极。在又一方面中，描述一种SOC的实例。所述SOC包含收发器驱动器，其经耦合以在第一受保护引脚及第二受保护引脚上提供差分输出信号；第一静电放电(ESD)电路，其耦合于所述第一受保护引脚与下部轨之间；第二ESD电路，其耦合于所述第二受保护引脚与所述下部轨之间；及直接功率注入(DPI)电路，其包括：输出节点，其耦合到所述第一ESD电路及所述第二ESD电路；输入节点，其耦合到所述第一受保护引脚及所述第二受保护引脚；第一NMOS晶体管，其具有耦合到所述输出节点的漏极、耦合到下部轨的源极及第三栅极；电荷泵电路，其耦合于所述输入节点与所述第一NMOS晶体管的所述栅极之间；及第一电阻器，其具有耦合到所述第一NMOS晶体管的所述栅极的第一端子及耦合到所述下部轨的第二端子。附图说明图1描绘根据一实施例的实例DPI电路的示意图。图2描绘根据一实施例含有ESD电力装置及DPI电路的实例系统的示意图。图3A描绘在ESD模拟期间的信号迹线，其中系统200的DPI检测被停用。图3B描绘在ESD模拟期间的信号迹线，其中系统200的DPI检测被启用。图4A描绘在DPI模拟期间的信号迹线，其中系统200的DPI检测被停用。图4B描绘在DPI模拟期间的信号迹线，其中系统200的DPI检测被启用。图5描绘所描述DPI电路可耦合到的ESD电路的示意图。图6描绘其中根据一实施例的SOC耦合到总线及噪声注入模型的系统的示意图。图7描绘当ESD保护电路断开连接时来自系统600的信号。图8A及8B描绘当ESD保护电路断开连接且提供DPI刺激时来自系统600的信号。图9A及9B描绘当连接ESD保护电路但停用DPI电路且提供DPI刺激时来自系统600的信号。图10A及10B描绘当连接ESD保护电路但停用DPI电路且提供DPI刺激时来自系统600的信号。图11A及11B描绘当连接ESD保护电路及DPI电路且提供DPI刺激时来自系统600的信号。具体实施方式在图式中，相似参考指示类似元件。在此描述中，当结合实施例描述特定特征、结构或特性时，可结合其它实施例来实现此类特征、结构或特性，无论是否明确描述。此外，在此描述中，术语“耦合(couple)”或“耦合(couples)”意指间接或直接电连接，除非限定为可包含无线连接的“通信地耦合”。因此，如果第一装置耦合到第二装置，那么所述连接可以是通过直接电连接或通过经由其它装置及连接的间接电连接。图1描绘根据一实施例的DPI电路100。DPI电路100具有用于耦合到电力供应器及其它电路的至少四个节点或引脚：·输入节点102，其可耦合到驱动器的(例如)引脚，所述引脚将经保护免受ESD事件的影响，·输出节点，此处展示为ESD_gate104，其将被耦合到ESD电力装置的栅极，·任选上部轨，此处为VDD，及·下部轨，展示为接地(GND)。N型金属氧化物硅(NMOS)晶体管MN1耦合于输出节点ESD_gate104与下部轨之间，从而允许电路在NMOS晶体管MN1被导通时下拉ESD电力装置的栅极。电容器C1具有耦合到输入节点102的一个端子，及通过二极管D1耦合到NMOS晶体管MN1的栅极的第二端子。第二二极管D2耦合于下部轨与第一电容器与第一二极管之间的一点之间。第二电容器C2具有耦合于二极管D1与NMOS晶体管MN1的栅极之间的端子，及耦合到下部轨的第二端子。尽管将电容器C2展示为组件，但电容器C2可为电路的特定组件或由拓扑形成的寄生电容器。最后，电阻器R1耦合于NMOS晶体管MN1的栅极与下部轨之间。由电容器C1及二极管D1及D2形成的电路形成电荷泵。应注意，此特定拓扑仅作为实例提供且可由耦合于输入节点102与NMOS晶体管MN1的栅极之间的任何其它电荷泵拓扑来代替。当在输入节点102上提供重复振荡(例如来自受保护引脚上的噪声)时，可通过二极管D2将电荷从下部轨拉向节点106，但仅可将电荷推到DPI_detect节点108，从而有效地将电荷“向上泵送”到DPI_detect节点108上。，DPI_detect节点108上的电荷将随时间通过电阻器R1本文档来自技高网...

【技术保护点】
1.一种直接功率注入DPI电路，其用于减少耦合到受保护引脚的静电放电ESD电路中的噪声影响，所述DPI电路包括：/n输出节点，其用于耦合到互补式金属氧化物硅CMOS电力装置的栅极，所述互补式金属氧化物硅电力装置经耦合以在被导通时将所述受保护引脚上的ESD事件携载到接地；/n输入节点，其用于耦合到所述受保护引脚；/n第一N型金属氧化物硅NMOS晶体管，其具有耦合到所述输出节点的漏极、耦合到下部轨的源极，及栅极；/n电荷泵电路，其耦合于所述输入节点与所述第一NMOS晶体管的所述栅极之间；及/n第一电阻器，其具有耦合到所述第一NMOS晶体管的所述栅极的第一端子及耦合到所述下部轨的第二端子。/n

【技术特征摘要】
【国外来华专利技术】20171226 US 15/854,4401.一种直接功率注入DPI电路，其用于减少耦合到受保护引脚的静电放电ESD电路中的噪声影响，所述DPI电路包括：
输出节点，其用于耦合到互补式金属氧化物硅CMOS电力装置的栅极，所述互补式金属氧化物硅电力装置经耦合以在被导通时将所述受保护引脚上的ESD事件携载到接地；
输入节点，其用于耦合到所述受保护引脚；
第一N型金属氧化物硅NMOS晶体管，其具有耦合到所述输出节点的漏极、耦合到下部轨的源极，及栅极；
电荷泵电路，其耦合于所述输入节点与所述第一NMOS晶体管的所述栅极之间；及
第一电阻器，其具有耦合到所述第一NMOS晶体管的所述栅极的第一端子及耦合到所述下部轨的第二端子。


2.根据权利要求1所述的DPI电路，其中所述电荷泵电路包括：第一电容器，其具有耦合到所述输入节点的第一端子及通过第一二极管耦合到所述第一NMOS晶体管的所述栅极的第二端子；及第二二极管，其耦合于所述下部轨与所述第一电容器与所述第一二极管之间的一点之间。


3.根据权利要求1所述的DPI电路，其进一步包括第二电容器，所述第二电容器具有耦合到所述第一NMOS晶体管的所述栅极的第一端子及耦合到所述下部轨的第二端子。


4.根据权利要求1所述的DPI电路，其进一步包括：
第二NMOS晶体管，其具有耦合到所述第一NMOS晶体管的所述栅极的漏极、耦合到所述下部轨的源极及经耦合以接收停用信号的栅极。


5.根据权利要求4所述的DPI电路，其进一步包括：
调节器，其经耦合以在既定节点上提供经选择电压；及
第三二极管，其具有耦合到所述既定节点的第一端子及耦合到所述电荷泵的第二端子。


6.根据权利要求5所述的DPI电路，其中所述调节器包括第二电阻器，所述第二电阻器在上部轨与所述下部轨之间与第四二极管及第五二极管串联耦合。


7.一种芯片上系统SOC，其包括：
驱动器，其经耦合以在受保护引脚上提供输出信号；
互补式金属氧化物硅CMOS电力装置，其耦合于所述受保护引脚与下部轨之间且具有栅极；及
直接功率注入DPI电路，其包括：
输出节点，其耦合到所述CMOS电力装置的所述栅极；
输入节点，其耦合到所述受保护引脚；
第一N型金属氧化物硅NMOS晶体管，其具有耦合到所述输出节点的漏极、耦合到下部轨的源极，及栅极；
电荷泵电路，其耦合于所述输入节点与所述第一NMOS晶体管的所述栅极之间；
第一电阻器，其具有耦合到所述第一NMOS晶体管的所述栅极的第一端子及耦合到所述下部轨的第二端子；及
第二NMOS晶体管，其具有耦合到所述第一NMOS晶体管的所述栅极的漏极、耦合到所述下部轨的源极及经耦合以接收停用信号的栅极。


8.根据权利要求7所述的SOC，其中所述电荷泵电路包括：第一电容器，其具有耦合到所述输入节点的第一端子及通过第一二极管耦合到所述第一NMOS晶体管的所述栅极的第二端子；及第二二极管，其耦合于所述下部轨与所述第一电容器与所述第一二极管之间的一点之间。


9.根据权利要求7所述的SOC，其中所述DPI电路进一步包括第二电容器，其具有耦合到所述第一NMOS晶体管的所述栅极的第一端子及耦合到所述下部轨的第二端子。


10.根据权利要求7所述的SOC，其进一步包括：
第二电阻器，其在上部轨与所述下部轨之间与第三二极管及第四二极管串联耦合；及
第五二极管，其具有耦合于所...

【专利技术属性】
技术研发人员：B·L·埃米，S·E·冈萨雷斯迪亚斯，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国;US