【技术实现步骤摘要】
集成电路含可变电阻式存储器单元及电阻单元及形成方法
本专利技术涉及一种集成电路及形成集成电路的方法，且特别是涉及一种集成电路及形成集成电路的方法，其中此集成电路包含可变电阻式存储器单元以及电阻单元。
技术介绍
现今半导体产业已广泛地将可变电阻式存储器以及电阻应用于数字电路中。随着电路集成度的提升，将晶体管单元、可变电阻式存储器以及电阻整合于同一半导体基底中，而形成一半导体装置已成为主流。在半导体制作工艺的电路中，最基本的可变电阻式存储器是由上下两层金属电极以及中间一层过渡金属氧化物(Transitionmetaloxide,TMO)所组成，主要的操作原理是利用过渡金属氧化物的阻值，会随着所加偏压改变而产生不同的阻值，而如何办别内部存储的值，则由内部的阻值高低来做分别。再者，电阻元件的设计原理一般以端接导电材料形成，当电流通过导电材料时，则依据该导电材料的电阻率、电流通过的截面积及长度，决定电阻值。以上，如何根据可变电阻式存储器以及电阻元件的设计原理，将可变电阻式存储器及电阻整合于同一半导体基底，甚至于同一半导...
【技术保护点】
1.一种包含可变电阻式存储器单元以及电阻单元的集成电路，其特征在于，该集成电路包含有：/n基底，具有可变电阻式存储器区以及电阻区；/n第一介电层以及第二介电层，依序设置于该基底上；/n图案化堆叠结构，夹置于该第一介电层以及该第二介电层之间，其中该图案化堆叠结构由下至上包含底导电层、绝缘层以及顶导电层；/n第一金属插塞以及第二金属插塞，设置于该第二介电层中并分别接触该可变电阻式存储器区的该顶导电层以及该底导电层，因而使在该可变电阻式存储器区中的该图案化堆叠结构构成该可变电阻式存储器单元；以及/n第三金属插塞以及第四金属插塞，设置于该第二介电层中并接触该电阻区的该底导电层或该顶...
【技术特征摘要】
1.一种包含可变电阻式存储器单元以及电阻单元的集成电路，其特征在于，该集成电路包含有：
基底，具有可变电阻式存储器区以及电阻区；
第一介电层以及第二介电层，依序设置于该基底上；
图案化堆叠结构，夹置于该第一介电层以及该第二介电层之间，其中该图案化堆叠结构由下至上包含底导电层、绝缘层以及顶导电层；
第一金属插塞以及第二金属插塞，设置于该第二介电层中并分别接触该可变电阻式存储器区的该顶导电层以及该底导电层，因而使在该可变电阻式存储器区中的该图案化堆叠结构构成该可变电阻式存储器单元；以及
第三金属插塞以及第四金属插塞，设置于该第二介电层中并接触该电阻区的该底导电层或该顶导电层，因而使在该电阻区中的该图案化堆叠结构构成该电阻单元。
2.如权利要求1所述的集成电路，其中该第一介电层包含一层间介电层，以及晶体管设置于该第一介电层中。
3.如权利要求2所述的集成电路，其中该些晶体管包含牺牲晶体管，且该基底包含绝缘结构设置于该些牺牲晶体管正下方。
4.如权利要求2所述的集成电路，其中该基底包含逻辑区，且部分该些晶体管在该逻辑区中，以及位于该第二介电层中的金属插塞直接接触该逻辑区中的该些晶体管。
5.如权利要求2所述的集成电路，其中该些晶体管包含具有高介电常数介电层的晶体管。
6.如权利要求1所述的集成电路，还包含：
介电层，设置于该图案化堆叠结构以及该第一介电层之间，以将该图案化堆叠结构以及该第一介电层绝缘。
7.如权利要求1所述的集成电路，还包含：
第三介电层，设置于该第二介电层上，且该第三介电层包含金属内连线结构。
8.如权利要求1所述的集成电路，其中该绝缘层包含至少一过渡金属氧化层。
9.如权利要求8所述的集成电路，其中该绝缘层包含堆叠的绝缘层。
10.如权利要求9所述的集成电路，其中该堆叠的绝缘层包含由下而上堆叠的氧化钽层、五氧化二钽层及铱层。
11.如权利要求1所述的集成电路，其中该底导电层突出自该顶导电层，以连接该第二金属插塞。
12.如权利要求1所述的...
【专利技术属性】
技术研发人员：黄清俊，邓允斌，张幼弟，谈文毅，
申请(专利权)人：联芯集成电路制造厦门有限公司，
类型：发明
国别省市：福建;35
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。