一种可重构信息单元阵列组合结构制造技术

本实用新型专利技术涉及计算机领域，尤其涉及一种可重构信息单元阵列组合结构，包括宿主机，所述宿主机包括主处理器、主存储器、输入电路和输出电路，包括可重构信息处理单元，所述可重构信息处理单元设置有计算数据传输接口、配置数据传输接口、内部寄存器和配置数据缓冲器，包括外部存储器，所述外部存储器设置有高速缓存器。本实用新型专利技术的主存储器设置有宿主机高速缓存器，同时外部存储器设置有高速缓存器并与可重构信息处理单元连接，提高了宿主机与可重构信息处理单元的协同性；此外本实用新型专利技术设置有6个可重构阵列，并通过一级总线、二级总线、三级总线和四级总线将6个可重构阵列与高速缓存器、配置数据缓冲器、内部寄存器连接，提高了计算能力。

A reconfigurable information cell array structure

【技术实现步骤摘要】
一种可重构信息单元阵列组合结构
本技术涉及计算机领域，尤其涉及一种可重构信息单元阵列组合结构。
技术介绍
计算系统能够利用可重用的硬件资源，根据不同的应用需求，灵活的改变自身的体系结构，以便为每个特定的应用需求提供与之相匹配的体系结构，那么这一计算系统就称为可重构的计算系统，其体系结构称为可重构的体系结构。可重构体系结构目前已成为学术界和工业界的研究热点，并且已经有许多令人瞩目的研究成果和工业产品面世。可重构计算系统提供了一种介于通用计算机和专用计算系统ASIC之间的计算手段。通用计算机是面向通用应用领域进行设计的，其设计目标主要是能够灵活地处理不同的计算任务，这使得通用计算机具有很大的灵活性和应用范围，但对某些特殊的应用领域却难以取得高性能。专用集成电路ASIC是针对某种特殊应用设计的计算系统，对于特定的计算任务，ASIC表现出极高的性能，但无法处理特定计算任务之外的其它任务。通用计算机和ASIC代表了两种极端的计算手段，通用计算机具有最大的灵活性和低性能，ASIC具有最高的性能和最差的灵活性。而现在有许多应用需求既要求较高的性能，又需要一定的灵活性。现有技术存在的的问题有可重构计算系统的宿主机与可重构信息处理单元协同效率低，可重构信息处理单元计算能力不够强。
技术实现思路
针对上述现有技术存在的技术问题，本技术提供一种宿主机与可重构信息处理单元协同效率高，可重构信息处理单元计算能力强的可重构信息单元阵列组合结构。为了达成上述技术目的，本技术采用如下技术方案：一种可重构信息单元阵列组合结构，所述结构包括：宿主机、外部存储器和可重构信息处理单元，所述宿主机包括主处理器、主存储器、输入电路和输出电路；所述可重构信息处理单元设置有计算数据传输接口、配置数据传输接口、内部寄存器和配置数据缓冲器，所述可重构信息处理单元通过计算数据传输接口与宿主机连接；所述外部存储器设置有高速缓存器，所述高速缓存器通过计算数据传输接口和配置数据传输接口与可重构信息处理单元连接；所述主存储器设置有宿主机高速缓存器，所述宿主机高速缓存器与配置数据缓冲器通过配置数据传输接口连接。进一步的，所述主处理器采用RISC微处理器，所述RISC微处理器型号为MPC7448处理器。进一步的，所述主存储器设置有宿主机高速缓存器，所述宿主机高速缓存器与配置数据缓冲器通过配置数据传输接口连接。进一步的，所述可重构信息处理单元包括6个具有相同结构的可重构阵列，所述可重构阵列内设置有不少于64个计算单元，所述计算单元采用采用环形一维互连的方式连接，所述计算单元计算单元可实现加、减、乘、除四种运算。进一步的，所述6个可重构阵列与内部寄存器、配置数据缓冲器采用多维互连方式连接，所述多维互连方式设置有一级总线、二级总线、三级总线和四级总线，所述配置数据缓冲器通过一级总线与高速缓存器连接，所述配置数据缓冲器通过二级总线与可重构阵列，所述可重构阵列通过三级总线与内部寄存器连接，所述6个可重构阵列采用四级总线环形一维连接。与现有技术相比，本技术的有益效果：本技术是通过现有处理器以及可重构信息处理单元的组合构成组合结构，并在主存储器设置有宿主机高速缓存器，同时外部存储器设置有高速缓存器并通过计算数据传输接口和配置数据传输接口与可重构信息处理单元连接，提高了宿主机与可重构信息处理单元的协同性，从而通过增加现有模块使其达到组合结构的性能；此外本技术设置有6个可重构阵列，并通过一级总线、二级总线、三级总线和四级总线将6个可重构阵列与高速缓存器、配置数据缓冲器、内部寄存器连接，提高了计算能力。附图说明图1是本技术的可重构信息处理单元示意图；附图说明：1、高速缓存器；2、配置数据缓冲器；3、可重构阵列；4、内部寄存器；5、一级总线；6、二级总线；7、三级总线；8、四级总线。具体实施方式以下结合附图对本技术的实施例进行详细说明，但是本技术可以由权利要求限定和覆盖的多种不同方式实施。一种可重构信息单元阵列组合结构，包括：宿主机、外部存储器和可重构信息处理单元，本技术通过现有可重构信息处理单元与外部存储器以及宿主机的组合连接构成本技术组合结构，本实施例的所述宿主机包括主处理器、主存储器、输入电路和输出电路；所述可重构信息处理单元设置有计算数据传输接口、配置数据传输接口、内部寄存器4和配置数据缓冲器2，所述可重构信息处理单元通过计算数据传输接口与宿主机连接；外部存储器，用于存储系统程序和计算数据，所述外部存储器设置有高速缓存器1，所述高速缓存器1通过计算数据传输接口和配置数据传输接口与可重构信息处理单元连接。值得一提的式，所述主处理器采用RISC微处理器，所述RISC微处理器型号为MPC7448处理器。所述主存储器设置有宿主机高速缓存器，所述宿主机高速缓存器与配置数据缓冲器2通过配置数据传输接口连接。所述可重构信息处理单元包括6个具有相同结构的可重构阵列3，所述可重构阵列3内设置有不少于64个计算单元，所述计算单元采用采用环形一维互连的方式连接，所述计算单元计算单元可实现加、减、乘、除四种运算。所述6个可重构阵列3与内部寄存器4、配置数据缓冲器2采用多维互连方式连接，所述多维互连方式设置有一级总线5、二级总线6、三级总线7和四级总线8，所述配置数据缓冲器2通过一级总线5与高速缓存器1连接，所述配置数据缓冲器2通过二级总线6与可重构阵列3，所述可重构阵列3通过三级总线7与内部寄存器4连接，所述6个可重构阵列3采用四级总线8环形一维连接。本技术通过外部存储器向配置数据缓冲器2加载配置数据，并启动可重构信息处理单元的可重构阵列3，再将配置数据缓冲器2中的配置数据加载至内部寄存器4中，从而完成可重构信息处理单元的重构配置，通过主存储器向宿主机高速缓存器加载数据，宿主机高速缓存器将数据传输至主处理器，并同时通过配置数据传输接口将数据传输至配置数据缓冲器2，并加载至可重构信息处理单元，协同完成计算。从以上实施例可以看出，本技术通过宿主机与现有的可重构信息处理单元协同作用，使其达到大大提高效率，使其可重构信息处理单元计算能力强。以上所述仅为本技术的优选实施例，并非因此限制本技术的专利范围，凡是利用本技术说明书内容所作的简单修改或变换，或直接或间接运用在其他相关的
，均同理包括在本技术的专利保护范围内。本文档来自技高网...

【技术保护点】
1.一种可重构信息单元阵列组合结构，其特征在于，所述结构包括：宿主机、外部存储器和可重构信息处理单元，所述宿主机包括主处理器、主存储器、输入电路和输出电路；所述可重构信息处理单元设置有计算数据传输接口、配置数据传输接口、内部寄存器和配置数据缓冲器，所述可重构信息处理单元通过计算数据传输接口与宿主机连接；所述外部存储器设置有高速缓存器，所述高速缓存器通过计算数据传输接口和配置数据传输接口与可重构信息处理单元连接；所述主存储器设置有宿主机高速缓存器，所述宿主机高速缓存器与配置数据缓冲器通过配置数据传输接口连接。/n

【技术特征摘要】
1.一种可重构信息单元阵列组合结构，其特征在于，所述结构包括：宿主机、外部存储器和可重构信息处理单元，所述宿主机包括主处理器、主存储器、输入电路和输出电路；所述可重构信息处理单元设置有计算数据传输接口、配置数据传输接口、内部寄存器和配置数据缓冲器，所述可重构信息处理单元通过计算数据传输接口与宿主机连接；所述外部存储器设置有高速缓存器，所述高速缓存器通过计算数据传输接口和配置数据传输接口与可重构信息处理单元连接；所述主存储器设置有宿主机高速缓存器，所述宿主机高速缓存器与配置数据缓冲器通过配置数据传输接口连接。


2.根据权利要求1所述的可重构信息单元阵列组合结构，其特征在于，所述主处理器采用RISC微处理器，所述RISC微处理器型...

【专利技术属性】
技术研发人员：张金英，
申请(专利权)人：太仓宏微电子科技有限公司，
类型：新型
国别省市：江苏;32