沟槽型IGBT器件结构制造技术

本发明专利技术涉及半导体技术领域，特别是涉及一种沟槽型IGBT器件结构，包括：第一导电类型的衬底；第二导电类型的漂移区，形成于所述第一导电类型的衬底内；沟槽栅极，位于所述第二导电类型的漂移区内；所述沟槽栅极包括：第一栅极导电层；第一栅氧化层，位于所述第一栅极导电层与所述第二导电类型的漂移区之间；绝缘隔离层，覆盖所述第一栅极导电层及所述第一栅氧化层的上表面；第二栅极导电层，位于所述绝缘隔离层的上表面；第二栅氧化层，位于所述绝缘隔离层的上表面，且位于所述第二栅极导电层与所述第二导电类型的漂移区之间。绝缘隔离层的设置减小了沟槽型IGBT器件结构的栅极输入电容，提高电流密度的同时还能保证沟槽栅极具有足够高的击穿电压。

Structure of grooved IGBT device

【技术实现步骤摘要】
沟槽型IGBT器件结构
本专利技术涉及半导体
，特别是涉及一种沟槽型IGBT器件结构。
技术介绍
绝缘栅双极晶体管(InsulatedGateBipolarTransistor，IGBT)具有通态压降低、电流容量大、输入阻抗高、响应速度快和控制简单的特点，被广泛应用于工业、信息、新能源、医学、交通、军事和航空领域。目前，IGBT朝着高功率密度、高开关速度与低功耗的方向发展，由于提高IGBT的导通压降会增强其导通时的电导调制效应，会导致IGBT在关断时大量的载流子花费更长的时间去完成复合，从而会增加IGBT的关断损耗。为了进一步提高IGBT的功率密度及击穿电压的同时降低输入电容，以继续优化降低IGBT的导通压降与关断损耗的折中关系，实现更低的功耗、更高的工作电压及安全稳定性。
技术实现思路
基于此，有必要提供一种能够提高工作电压、电流密度且降低输入电容，以提高自身工作的安全与稳定性的沟槽型IGBT器件结构。为实现上述目的，本专利技术提供一种沟槽型IGBT器件结构，包括：第一导电类型的衬底；第二导电类型的漂移区，形成于所述第一导电类型的衬底内；沟槽栅极，位于所述第二导电类型的漂移区内；所述沟槽栅极包括：第一栅极导电层；第一栅氧化层，位于所述第一栅极导电层与所述第二导电类型的漂移区之间；绝缘隔离层，覆盖所述第一栅极导电层及所述第一栅氧化层的上表面；第二栅极导电层，位于所述绝缘隔离层的上表面；第二栅氧化层，位于所述绝缘隔离层的上表面，且位于所述第二栅极导电层与所述第二导电类型的漂移区之间。在上述示例中，通过将沟槽栅极设置成自下往上依次层叠的第一栅氧化层、第一栅极导电层、绝缘隔离层及第二栅极导电层，并设置第一栅氧化层位于所述第一栅极导电层与所述第二导电类型的漂移区之间，设置第二栅氧化层位于所述第二栅极导电层与所述第二导电类型的漂移区之间，并在第一栅极导电层与第二栅极导电层之间设置绝缘隔离层，使得所述第一栅极导电层与所述第二栅极导电层之间被所述绝缘隔离层隔离开，可以设置第一栅极导电层经由一导电结构接地，使得第一栅极导电层形成零电位栅极填充层，有效地减小了沟槽栅极中有效栅多晶硅层的厚度，降低了沟槽栅极中栅多晶硅层的填充难度和成本，提高了有效栅多晶硅层的填充精度。绝缘隔离层使得第一栅氧化层形成的电容结构与第二栅氧化层形成的电容结构之间并联，减小了沟槽型IGBT器件结构的栅极输入电容，在提高了电流密度的同时还能保证沟槽栅极具有足够高的击穿电压。在其中一个实施例中，所述沟槽型IGBT器件结构还包括：第一导电类型的阱区，位于所述第二导电类型的漂移区上；所述沟槽栅极贯穿所述第一导电类型的阱区并延伸至所述第二导电类型的漂移区内。在上述示例中，第一导电类型的阱区的深度小于第二导电类型的漂移区的深度，并且第一导电类型的阱区的深度小于沟槽栅极的深度，可以确保第一导电类型的阱区不会阻碍器件导通时电子的流动。在其中一个实施例中，所述沟槽型IGBT器件结构还包括：第二导电类型的第一掺杂区，位于所述第一导电类型的阱区内；所述沟槽栅极贯穿所述第二导电类型的第一掺杂区及所述第一导电类型的阱区并延伸至所述第二导电类型的漂移区内；第二导电类型的第二掺杂区，位于所述第一导电类型的阱区内，且位于相邻所述第二导电类型的第一掺杂区之间。在上述示例中，通过在所述第一导电类型的阱区内设置第二导电类型的第一掺杂区，使得所述沟槽栅极贯穿所述第二导电类型的第一掺杂区及所述第一导电类型的阱区并延伸至所述第二导电类型的漂移区内；设置第二导电类型的第二掺杂区，位于所述第一导电类型的阱区内，且位于相邻所述第二导电类型的第一掺杂区之间，以便于经由所述第二导电类型的第二掺杂区引出发射极电极。在其中一个实施例中，所述第二栅极导电层及所述第二栅氧化层均贯穿所述第二导电类型的第一掺杂区及所述第一导电类型的阱区并延伸至所述第二导电类型的漂移区内。在其中一个实施例中，所述第二导电类型的第二掺杂区的深度小于所述第二导电类型的第一掺杂区的深度，且所述第二导电类型的第一掺杂区的深度小于所述第一导电类型的阱区的深度。在上述示例中，通过设置所述第二导电类型的第二掺杂区的深度小于所述第二导电类型的第一掺杂区的深度，且所述第二导电类型的第一掺杂区的深度小于所述第一导电类型的阱区的深度，可以更好的辅助第二导电类型的漂移区的耗尽，可以进一步提升器件的性能。在其中一个实施例中，所述绝缘隔离层的厚度大于所述第一栅氧化层的厚度及所述第二栅氧化层的厚度。在上述示例中，通过设置所述绝缘隔离层的厚度大于所述第一栅氧化层的厚度及所述第二栅氧化层的厚度，以提高所述绝缘隔离层对所述第一栅极导电层、所述第二栅极导电层之间的隔离效果，以降低器件的栅极输入电容，在提高了电流密度的同时还能保证沟槽栅极具有足够高的击穿电压。在其中一个实施例中，所述绝缘隔离层包括氧化层，以提高所述绝缘隔离层对所述第一栅极导电层、所述第二栅极导电层之间的隔离效果，以降低器件的栅极输入电容，在提高了电流密度的同时还能保证沟槽栅极具有足够高的击穿电压。在其中一个实施例中，所述第一栅极导电层经由导电结构接地。在上述示例中，通过设置第一栅极导电层经由一导电结构接地，使得第一栅极导电层形成零电位栅极填充层，有效地减小了沟槽栅极中有效栅多晶硅层的厚度，降低了沟槽栅极中栅多晶硅层的填充难度和成本，提高了有效栅多晶硅层的填充精度。在其中一个实施例中，所述第一导电类型包括P型且所述第二导电类型包括N型。在其中一个实施例中，所述第一导电类型包括N型且所述第二导电类型包括P型。附图说明为了更好地描述和说明这里公开的那些专利技术的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的专利技术、目前描述的实施例和/或示例以及目前理解的这些专利技术的最佳模式中的任何一者的范围的限制。图1显示为本申请第一实施例中提供的沟槽型IGBT半导体器件结构的剖面结构示意图；图2显示为本申请第二实施例中提供的沟槽型IGBT半导体器件结构的剖面结构示意图；图3显示为本申请第三实施例中提供的沟槽型IGBT半导体器件结构的剖面结构示意图；图4显示为本申请第四实施例中提供的沟槽型IGBT半导体器件结构的剖面结构示意图；图5显示为本申请第五实施例中提供的沟槽型IGBT半导体器件结构的剖面结构示意图；图6显示为本申请第六实施例中提供的沟槽型IGBT半导体器件结构的剖面结构示意图；图7显示为本申请第七实施例中提供的沟槽型IGBT半导体器件结构的剖面结构示意图；附图标记说明：10-第一导电类型的衬底；20-第二导电类型的漂移区；30-沟槽栅极，31-第一栅氧化层，32-第一栅极导电层，33-绝缘隔离层，34-第二栅氧化层，35-第二栅极导电层，36-栅极引出电极；40-第一本文档来自技高网...

【技术保护点】
1.一种沟槽型IGBT器件结构，其特征在于，包括：/n第一导电类型的衬底；/n第二导电类型的漂移区，形成于所述第一导电类型的衬底内；/n沟槽栅极，位于所述第二导电类型的漂移区内；所述沟槽栅极包括：/n第一栅极导电层；/n第一栅氧化层，位于所述第一栅极导电层与所述第二导电类型的漂移区之间；/n绝缘隔离层，覆盖所述第一栅极导电层及所述第一栅氧化层的上表面；/n第二栅极导电层，位于所述绝缘隔离层的上表面；/n第二栅氧化层，位于所述绝缘隔离层的上表面，且位于所述第二栅极导电层与所述第二导电类型的漂移区之间。/n

【技术特征摘要】
1.一种沟槽型IGBT器件结构，其特征在于，包括：
第一导电类型的衬底；
第二导电类型的漂移区，形成于所述第一导电类型的衬底内；
沟槽栅极，位于所述第二导电类型的漂移区内；所述沟槽栅极包括：
第一栅极导电层；
第一栅氧化层，位于所述第一栅极导电层与所述第二导电类型的漂移区之间；
绝缘隔离层，覆盖所述第一栅极导电层及所述第一栅氧化层的上表面；
第二栅极导电层，位于所述绝缘隔离层的上表面；
第二栅氧化层，位于所述绝缘隔离层的上表面，且位于所述第二栅极导电层与所述第二导电类型的漂移区之间。


2.根据权利要求1所述的沟槽型IGBT器件结构，其特征在于，还包括：
第一导电类型的阱区，位于所述第二导电类型的漂移区上；所述沟槽栅极贯穿所述第一导电类型的阱区并延伸至所述第二导电类型的漂移区内。


3.根据权利要求2所述的沟槽型IGBT器件结构，其特征在于，还包括：
第二导电类型的第一掺杂区，位于所述第一导电类型的阱区内；所述沟槽栅极贯穿所述第二导电类型的第一掺杂区及所述第一导电类型的阱区并延伸至所述第二导电类型的漂移区内；
第二导电类型的第二掺杂区，位于所述第一导电类型的阱区内，且位于相邻所述第二导电类型的第一掺杂区之间。

...

【专利技术属性】
技术研发人员：刘军，李博强，朱贤龙，
申请(专利权)人：广东芯聚能半导体有限公司，
类型：发明
国别省市：广东;44