【技术实现步骤摘要】
【国外来华专利技术】包含具有贯穿衬底通孔结构的键合芯片组件的三维存储器件及其制造方法相关申请本申请要求于2018年3月22日提交的美国非临时专利申请序列号15/928,340和15/928,407的优先权权益，其全部内容通过引用合并于此。
本公开总体上涉及半导体器件领域，并且特别涉及包含具有贯穿衬底通孔(TSV)结构的键合芯片组件的三维存储器器件及其制造方法。
技术介绍
三维NAND闪存器件可以用于成像产品、可移除存储产品、企业和客户端固态器件以及嵌入式存储器件中。为了以较低的成本实现高密度，应当减小存储器开口的节距(pitch)，并且应当增加绝缘层和字线的交替堆叠中的字线的数量。这增加了用于形成存储器开口的蚀刻工艺和用于形成字线的金属替换工艺的复杂性。对于三维NAND存储器件使用多叠层(multi-tier)结构进一步增加了制造工艺的复杂性。
技术实现思路
根据本公开的一方面，提供一种芯片组件(assembly)结构，其包括：第一半导体芯片，其包括第一半导体衬底、位于第一半导体衬底的前侧表面上方的第...
【技术保护点】
1.一种芯片组件结构，包括：/n第一半导体芯片，其包括第一半导体衬底、位于所述第一半导体衬底的前侧表面上方的第一半导体器件，以及包括相应的第一贯穿衬底通孔结构和相应的第一键合焊盘结构并包括第一金属材料的第一集成贯穿衬底通孔与焊盘结构，其中所述第一集成贯穿衬底通孔与焊盘结构从所述第一半导体衬底的所述前侧表面竖直延伸到所述第一半导体衬底的后侧表面，并且通过相应的管状绝缘间隔物并通过与所述第一半导体衬底的所述后侧表面接触的后侧绝缘层与所述第一半导体衬底电隔离，其中每个所述第一集成贯穿衬底通孔与焊盘结构在包括所述第一半导体衬底的所述前侧表面的水平平面内的横向尺寸大于在包括所述第一半...
【技术特征摘要】
【国外来华专利技术】20180322 US 15/928,340;20180322 US 15/928,4071.一种芯片组件结构，包括：
第一半导体芯片，其包括第一半导体衬底、位于所述第一半导体衬底的前侧表面上方的第一半导体器件，以及包括相应的第一贯穿衬底通孔结构和相应的第一键合焊盘结构并包括第一金属材料的第一集成贯穿衬底通孔与焊盘结构，其中所述第一集成贯穿衬底通孔与焊盘结构从所述第一半导体衬底的所述前侧表面竖直延伸到所述第一半导体衬底的后侧表面，并且通过相应的管状绝缘间隔物并通过与所述第一半导体衬底的所述后侧表面接触的后侧绝缘层与所述第一半导体衬底电隔离，其中每个所述第一集成贯穿衬底通孔与焊盘结构在包括所述第一半导体衬底的所述前侧表面的水平平面内的横向尺寸大于在包括所述第一半导体衬底的所述后侧表面的水平平面内的横向尺寸；以及
第二半导体芯片，其包括第二半导体衬底、位于所述第二半导体衬底的前侧表面上方的第二半导体器件，以及电连接到所述第二半导体器件中的相应一个的第二键合焊盘结构，
其中所述第一键合焊盘结构直接键合到所述第二键合焊盘结构中的相应一个。
2.根据权利要求1所述的芯片组件结构，其中所述第一集成贯穿衬底通孔与焊盘结构的每个第一贯穿衬底通孔结构具有在所述第一半导体衬底的所述前侧表面到所述第一半导体衬底的所述后侧表面之间连续延伸的锥形直侧壁。
3.根据权利要求1所述的芯片组件结构，其中：
所述管状绝缘间隔物包括基本上不含碳和氢的热氧化硅；以及
所述后侧绝缘层包括化学气相沉积氧化硅，所述化学气相沉积氧化硅包含原子浓度大于百万分之一的碳和氢。
4.根据权利要求1所述的芯片组件结构，其中每个所述第一集成贯穿衬底通孔与焊盘结构包括：
金属衬垫，其接触相应的管状绝缘间隔物的内侧壁；和
金属填充材料部分，其包括铜并且包括嵌入在所述金属衬垫中的通孔金属部分和具有比所述通孔金属部分更大的横向范围的焊盘金属部分。
5.根据权利要求4所述的芯片组件结构，其中：
所述第一半导体器件包括三维存储器件，所述三维存储器件包括竖直NAND串的第一二维阵列；以及
所述第一半导体芯片还包括与所述第一集成贯穿衬底通孔与焊盘结构中的相应一个结构内的金属衬垫接触的贯穿存储器级通孔结构。
6.根据权利要求5所述的芯片组件结构，其中所述贯穿存储器级通孔结构之一的整个底表面直接接触所述第一集成贯穿衬底通孔与焊盘结构之一的金属衬垫的最顶表面。
7.根据权利要求1所述的芯片组件结构，其中：
所述第一半导体器件包括三维存储器件，所述三维存储器件包括绝缘层和导电层的交替堆叠以及存储器堆叠结构的二维阵列，所述存储器堆叠结构的二维阵列包括位于所述导电层的层级处的存储器元件的相应竖直堆叠；以及
所述第二半导体芯片中的所述第二半导体器件包括外围器件，所述外围器件提供用于所述第一半导体芯片的所述三维存储器件的操作的控制信号。
8.根据权利要求7所述的芯片组件结构，还包括第三半导体芯片，所述第三半导体芯片包括第三半导体衬底、位于所述第三半导体衬底的前侧表面上方的第三半导体器件，以及电连接到所述第三半导体器件中的相应一个的第三芯片键合焊盘结构，
其中：
所述第一半导体芯片还包括前侧键合焊盘结构，所述前侧键合焊盘结构电连接到所述第一集成贯穿衬底通孔与焊盘结构，并通过表面活化键合而键合到所述第三芯片键合焊盘结构中的相应一个。
9.根据权利要求8所述的芯片组件结构，其中：
所述第三半导体器件包括附加三维存储器件，所述附加三维存储器件包括附加绝缘层和附加导电层的附加交替堆叠以及存储器堆叠结构的附加二维阵列，所述存储器堆叠结构的附加二维阵列包括位于所述附加导电层的层级处的存储器元件的相应竖直堆叠；以及
所述第二半导体芯片中的所述第二半导体器件包括附加外围器件，所述附加外围器件提供用于所述第三半导体芯片的所述附加三维存储器件的操作的控制信号。
10.根据权利要求8所述的芯片组件结构，其中所述第一半导体芯片还包括位于所述第一半导体衬底与所述前侧键合焊盘结构之间的多组金属互连结构，其中每组金属互连结构在前侧键合焊盘结构和第一集成贯穿衬底通孔的相应对与焊盘结构之间提供导电路径。
11.根据权利要求10所述的芯片组件结构，其中：
至少一组金属互连结构延伸穿过绝缘层和导电层的所述交替堆叠；以及
至少另一组金属互连结构延伸穿过从所述交替堆叠横向偏移的电介质材料部分。
12.根据权利要求10所述的芯片组件结构，其中每组金属互连结构包括：
贯穿存储器级通孔结构，其竖直延伸穿过位于与所述第一半导体芯片内的所述第一半导体器件相同的层级处的电介质材料部分；
至少一个互连金属焊盘，其位于与位于所述第一半导体芯片内的金属线相同的层级处；以及
键合焊盘连接通孔结构，其与所述至少一个互连金属焊盘电短路，并接触所述前侧键合焊盘结构中的相应一个。
13.一种形成芯片组件结构的方法，包括：
形成从第一半导体衬底的前侧表面朝向所述第一半导体衬底的处理中的后侧表面延伸的牺牲柱状结构；
在所述第一半导体衬底的所述前表面上方形成第一半导体器件；
在形成所述第一半导体器件之后，通过从所述处理中的后侧表面上方去除所述第一半导体衬底的材料，直到所述牺牲柱状结构在所述第一半导体衬底的后侧表面中暴露出来，由此使所述第一半导体衬底变薄；
通过去除所述牺牲柱状结构来形成贯穿衬底腔；
在所述贯穿衬底腔中并在所述第一半导体衬底的所述后侧表面上方形成第一集成贯穿衬底通孔与焊盘结构；以及
通过表面活化键合将所述第一集成贯穿衬底通孔与焊盘结构键合到位于第二半导体衬底上的第二键合焊盘中的相应一个。
14.根据权利要求13所述的方法，还包括：
形成穿过所述第一半导体衬底的上部的通孔开口；
在所述通孔开口中并在所述第一半导体衬底的所述顶表面上方形成绝缘材料衬垫；
在所述通孔开口中的所述绝缘材料衬垫上沉积并平坦化牺牲材料，其中所述牺牲材料的剩余部分构成所述牺牲柱状结构。
15.根据权利要求13所述的方法，还包括：
在去除所述牺牲柱状结构之后，在所述第一半导体衬底的所述后侧表面上各向异性沉积绝缘材料，其中所沉积的绝缘材料在所述第一半导体衬底的所述后侧表面上的厚度大于在物理上暴露于所述贯穿衬底腔上方的金属互连结构的水平表面处的厚度；以及
蚀刻所沉积的绝缘材料，其中所沉积的绝缘材料的剩余平面部分构成所述后侧绝缘层。
16.根据权利要求13所述的方法，还包括：
在所述贯穿衬底腔的侧壁上沉积金属衬垫；
在所述贯穿衬底腔的剩余容积内的所述金属衬垫上沉积金属填充材料；以及
图案化所述金属填充材料和所述金属衬垫的水平部分，其中每个第一键合焊盘结构包括所述金属衬垫和所述金属填充材料的图案化的水平部分。
17.根据权利要求13所述的方法，其中：
第一半导体芯片，其包括所述第一半导体衬底、位于所述第一半导体衬底的前侧表面上方的所述第一半导体器件，以及包括相应的第一贯穿衬底通孔结构和相应的第一键合焊盘结构并包括第一金属材料的所述第一集成贯穿衬底通孔与焊盘结构；
所述第一集成贯穿衬底通孔与焊盘结构从所述第一半导体衬底的所述前侧表面竖直延伸到所述第一半导体衬底的所述后侧表面，并且通过相应的管状绝缘间隔物并通过与所述第一半导体衬底的所述后侧表面接触的后侧绝缘层与所述第一半导体衬底电隔离；以及
每个所述第一集成贯穿衬底通孔与焊盘结构在包括所述第一半导体衬底的所述前侧表面的水平平面内比在包括所述第一半导体衬底的所述后侧表面的水平平面内具有更大的横向尺寸。
18.根据权利要求17所述的方法，其中：
第二半导体芯片包括所述第二半导体衬底、位于所述第二半导体衬底的前侧表面上方的所述第二半导体器件，以及电连接到所述第二半导体器件中的相应一个的所述第二键合焊盘结构；以及
通过使所述第一键合焊盘结构与所述第二键合焊盘结构中的相应一个对准并且在所述第一键合焊盘结构与所述第二键合焊盘结构之间引起所述表面活化键合，由此直接键合所述第一半导体芯片和所述第二半导体芯片。
19.根据权利要求18所述的方法，其中：
所述第一半导体器件包括三维存储器件，所述三维存储器件包括绝缘层与导电层的交替堆叠以及存储器堆叠结构的二维阵列，所述存储器堆叠结构的二维阵列包括位于所述导电层的层级处的存储器元件的相应竖直堆叠；以及
所述第二半导体芯片中的所述第二半导体器件包括外围器件，所述外围器件提供用于所述第一半导体芯片的所述三维存储器件的操作的控制信号。
20.根据权利要求13所述的方法，还包括：
提供第三半导体芯片，所述第三半导体芯片包括第三半导体衬底、位于所述第三半导体衬底的前侧表面上方的第三半导体器件，以及电连接到所述第三半导体器件中的相应一个的第三芯片键合焊盘结构；以及
通过表面活化键合将所述第三芯片键合焊盘结构键合到位于所述第二半导体芯片的后侧表面上的后侧键合焊盘结构。
21.一种芯片组件结构，包括：<...
【专利技术属性】
技术研发人员：武贺光辉，西田昭雄，杉浦健治，雄戸井寿和，西川正敏，
申请(专利权)人：闪迪技术有限公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。