【技术实现步骤摘要】
【国外来华专利技术】对阻隔区具有屏障的电荷捕获结构优先权申请案本申请案主张2017年8月11日申请的第15/675,223号美国申请案的优先权益，所述美国申请案的全文以引用的方式并入本文中。
技术介绍
电子工业处于减小组件大小以及电力要求两者的恒定压力下，且具有改进存储器装置的操作的市场驱动需求。一种减小组件大小的方法为以三维(3D)配置制造装置。举例来说，存储器装置可经布置为竖直地在衬底上的存储器单元的堆叠。此类存储器单元可被实施为电荷捕获单元。对基于电荷捕获的存储器装置及其操作的改进可由存储器装置的设计的发展解决。附图说明图1A为根据各种实施例的实例电荷捕获结构的横截面表示，所述实例电荷捕获结构可包含于各种电子设备中。图1B为根据各种实施例的实例栅极的横截面表示，所述实例栅极具有带多个组件的结构。图2A至2C根据各种实施例绘示具有氧化铝介电屏障区的电荷捕获结构与具有氧化铪介电屏障区的电荷捕获结构的比较。图3为根据各种实施例的单元降级与循环条件的曲线图。图4展示根据各种实施例的三维存储器装置的存储器阵...
【技术保护点】
1.一种设备，其包括：/n半导体柱，其可用于传导电流；/n电荷捕获区，其通过隧道区与所述半导体柱分隔开；/n介电阻隔区，其邻接于所述电荷捕获区；/n栅极，其邻接于所述介电阻隔区且可用于控制电荷在电荷存储区中的存储；及/n介电屏障，其在所述介电阻隔区与所述栅极之间，所述介电屏障包括与所述介电阻隔区的材料不同的材料，所述介电屏障的所述材料具有比氧化铝的介电常数大的介电常数。/n
【技术特征摘要】
【国外来华专利技术】20170811 US 15/675,2231.一种设备，其包括：
半导体柱，其可用于传导电流；
电荷捕获区，其通过隧道区与所述半导体柱分隔开；
介电阻隔区，其邻接于所述电荷捕获区；
栅极，其邻接于所述介电阻隔区且可用于控制电荷在电荷存储区中的存储；及
介电屏障，其在所述介电阻隔区与所述栅极之间，所述介电屏障包括与所述介电阻隔区的材料不同的材料，所述介电屏障的所述材料具有比氧化铝的介电常数大的介电常数。
2.根据权利要求1所述的设备，其中所述介电屏障的所述材料具有在12<κ<40的范围内的介电常数(κ)。
3.根据权利要求1所述的设备，其中所述介电屏障的所述材料具有比所述氧化铝低的电子亲和力。
4.根据权利要求3所述的设备，其中所述材料介电屏障具有在1.5eV<χ<2.5eV的范围内的电子亲和力。
5.根据权利要求1所述的设备，其中所述介电屏障的所述材料包含以下中的一或多者：氧化铪；氧化锆；或氧化铪及/或氧化锆与氧化铝、氧化硅、氧化钛、氧化钆、氧化铌或氧化钽中的一或多者的混合物。
6.根据权利要求1所述的设备，其中所述电荷捕获区包含介电氮化硅。
7.根据权利要求1所述的设备，其中所述栅极包含导电氮化钛。
8.根据权利要求7所述的设备，其中所述栅极包含在所述导电氮化钛上且接触所述导电氮化钛的钨。
9.一种存储器装置，其包括：
存储器单元串，其包含：
半导体材料的竖直柱；及
多个电荷存储装置，其沿所述竖直柱布置，所述多个电荷存储装置中的每一电荷存储装置包含：
电荷捕获区，其通过隧道区与所述竖直串的所述竖直柱分隔开；
介电阻隔区，其邻接于所述电荷捕获区；
栅极，其邻接于所述介电阻隔区且可用于控制电荷在电荷存储区中的存储；及
介电屏障，其在所述介电阻隔区与所述栅极之间，所述介电屏障的材料与所述介电阻隔区的材料不同，所述介电屏障的所述材料具有比氧化铝的介电常数大的介电常数。
10.根据权利要求9所述的存储器装置，其中所述介电屏障的所述材料包含氧化铪。
11.根据权利要求9所述的存储器装置，其中所述介电屏障的所述材料包含氧化锆。
12.根据权利要求9所述的存储器装置，其中所述介电屏障的所述材料包含氧化铪与氧化铝、氧化硅、氧化钛、氧化钆、氧化铌或氧化钽中的一或多者的混合物。
13.根据权利要求9所述的存储器装置，其中所述介电屏障的所述材料包含氧化锆与氧化铝、氧化硅、氧化钛、氧化钆、氧化铌或氧化钽中的一或多者的混合物。
14.根据权利要求9所述的存储器装置，其中所述介电屏障从所述介电阻隔区到所述栅极具有在约15埃至约50埃的范围内的厚度。
15.根据权利要求9所述的存储器装置，其中所述隧道区为三区隧道屏障。
16.根据权利要求15所述的存储器装置，其中所述三区隧道屏障为介电氧化物区、安置在所述介电氧化物上的介电氮化物区，及安置在所述介电氮化物区上的另一介电氧化物区。
17.根据权利要求9所述的存储器装置，其中所述隧道区为两区隧道屏障。
18.根据权利要求9所述的存储器装置，其中所述隧道区为一区隧道屏障。
19.根据权利要求9所述的存储器装置，其中所述栅极为金属栅极。
20.根据权利要求9所述的存储器装置，其中半导体材料的所述柱包括多晶硅。
21.一种存储器装置，其包括：
存储器单元串，其包含：
半导体材料的竖直柱；及
多个电荷存储装置，其沿所述竖直柱布置，所述多个电荷存储装置中的每一电荷存储装置包含：
电荷捕获区，其通过隧道区与所述竖直串的所述竖直柱分隔开；
介电阻隔区，其邻接于所述电荷捕获区；
栅极，其邻接于所述介电阻隔区且可用于控制电荷在电荷存储区中的存储；及
介电屏障，其在所述介电阻隔区与所述栅极之间，所述介电屏障的材料与所述介电阻隔区的材料不同，所述介电屏障的所述材料具有低于2.8eV的电子亲和力。
22.根据权利要求21所述的存储器装置，其中所述介电屏障的所述材料具有在12<κ<40的范围内的介电常数(κ)。
23.根据权利要求21所述的存储器装置，其中所述材料介电屏障具有在1.5eV<χ<2.5eV的范围内的电子亲和力。
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。