具有中间配线层的三维闪存器件及其制造方法技术

本发明专利技术公开具有中间漏极的三维闪存器件及其制造方法。根据一实施例，三维闪存器件包括：串接体，包括沟道层及多个电极层，上述沟道层沿着一方向延伸形成，上述多个电极层对于上述沟道层垂直层叠；上部配线层，配置于至少一个上述串接体的上部；至少一个中间配线层，在至少一个上述串接体的中间区域中，配置于上述多个电极层之间；以及下部配线层，配置于上述串接体的下部，将上述上部配线层、上述至少一个中间配线层及上述下部配线层分别适应性地用作漏极或源极中的一个。

3D flash device with middle distribution layer and its manufacturing method

【技术实现步骤摘要】
【国外来华专利技术】具有中间配线层的三维闪存器件及其制造方法
以下实施例涉及三维闪存及其制造方法，更详细地，涉及按照串接体包括至少一个中间配线层的三维闪存。
技术介绍
闪存器件为带电可擦可编程只读存储器(ElectricallyErasableprogrammablereadOnlyMemory；EEPROM)，其存储器可共同用于如计算机、数码相机、MP3播放器、游戏系统、记忆棒(Memorystick)等。这种闪存器件通过F-N隧穿(Fowler-Nordheimtunneling)或热电子注入(Hotelectroninjection)来电控制数据的输出或输入。具体地，参照示出现有三维闪存的阵列的图1，三维闪存的阵列可包括共源线CSL、位线BL以及配置于共源线CSL与位线BL之间的多个单元格串接体CSTR。多个位线被配置成二维，其分别与多个单元格串接体CSTR并联连接。多个单元格串接体CSTR可共同连接于共源线CSL。即，可在多个位线与一个共源线CSL之间配置多个单元格串接体CSTR。在此情况下，多个共源线CSL可以为多个，多个共源线CSL可排本文档来自技高网...

【技术保护点】
1.一种三维闪存器件，其特征在于，包括：/n串接体，包括沟道层及多个电极层，上述沟道层沿着一方向延伸形成，上述多个电极层对于上述沟道层垂直层叠；/n上部配线层，配置于上述串接体的上部；/n至少一个中间配线层，在上述串接体的中间区域中，配置于上述多个电极层之间；以及/n下部配线层，配置于上述串接体的下部，/n将上述上部配线层、上述至少一个中间配线层及上述下部配线层分别适应性地用作漏极或源极中的一个。/n

【技术特征摘要】
【国外来华专利技术】20171011 KR 10-2017-01302581.一种三维闪存器件，其特征在于，包括：
串接体，包括沟道层及多个电极层，上述沟道层沿着一方向延伸形成，上述多个电极层对于上述沟道层垂直层叠；
上部配线层，配置于上述串接体的上部；
至少一个中间配线层，在上述串接体的中间区域中，配置于上述多个电极层之间；以及
下部配线层，配置于上述串接体的下部，
将上述上部配线层、上述至少一个中间配线层及上述下部配线层分别适应性地用作漏极或源极中的一个。


2.根据权利要求1所述的三维闪存器件，其特征在于，上述上部配线层、上述至少一个中间配线层及上述下部配线层分别沿着与上述多个电极层延伸形成的方向正交的方向延伸形成。


3.根据权利要求2所述的三维闪存器件，其特征在于，上述上部配线层、上述至少一个中间配线层及上述下部配线层以上述延伸形成的长度互不相同的方式呈阶梯形状。


4.一种三维闪存器件，其特征在于，包括：
串接体，包括沟道层及多个电极层，上述沟道层沿着一方向延伸形成，上述多个电极层对于上述沟道层垂直层叠；
上部配线层，配置于上述串接体的上部；
至少一个中间配线层，在上述串接体的中间区域中，配置于上述多个电极层之间；以及
下部配线层，配置于上述串接体的下部，
上述上部配线层、上述至少一个中间配线层及上述下部配线层分别沿着与上述多个电极层延伸形成的方向正交的方向延伸形成，
上述上部配线层、上述至少一个中间配线层及上述下部配线层以上述延伸形成的长度互不相同的方式呈阶梯形状。


5.根据权利要求4所述的三维闪存器件，其特征在于，将上述上部配线层、上述至少一个中间配线层及上述下部配线层分别适应性地用作漏极或源极中的一个。


6.根据权利要求1或4中任一项所述的三维闪存器件，其特征在于，上述上部配线层、上述至少一个中间配线层及上述下部配线层分别通过响应将隔着所要控制的存储单元的其他配线层用作上述漏极或上述源极中的一个，来适应性地用作上述漏极或上述源极中的除使用上述其他配线层的一个之外的剩余一个。


7.根据权利要求6所述的三维闪存器件，其特征在于，
在要控制位于上述上部配线层与上述至少一个中间配线层之间的存储单元的情况下，将上述上部配线层随机用作上述漏极或上述源极中的一个，将上述至少一个中间配线层用作上述漏极或上述源极中的除使用上述上部配线层的一个之外的剩余一个，
在要控制位于上述至少一个中间配线层与上述下部配线层之间的存储单元的情况下，将上述至少一个中间配线层随机用作上述漏极或上述源极中的一个，将上述下部配线层用作上述漏极或上述源极中的除使用上述至少一个中间配线层的一个之外的剩余一个。


8.根据权利要求1或4中任一项所述的三维闪存器件，其特征在于，上述上部配线层及上述至少一个中间配线层以分别与上述多个电极层聚合的至少两个块相对应的方式设置。


9.根据权利要求1或4中任一项所述的三维闪存器件，其特征在于，上述沟道层的至少一部分被上述至少一个中间配线层贯通。


10.根据权利要求1或4中任一项所述的三维闪存器件，其特征在于，以N+型或N-型中的至少一种对上述至少一个中间配线层的上部面或下部面、上述上部配线层的下部面或上述下部配线层的上部面中的至少一面进行掺杂。


11.根据权利要求1或4中任一项所述的三维闪存器件，其特征在于，在上述三维闪存器件包括多个串接体的情况下，上述多个串接体通过基板相连接。


12.根据权利要求11所述的三维闪存器件，其特征在于，在上述三维闪存器件包括多个串接体的情况下，多个上述下部配线层通过上述多个串接体共享并共同使用。


13.根据权利要求1或4中任一项所述的三维闪存器件，其特征在于，上述下部配线层由基板实现，上述基板包括以N+型掺杂于P型的基板底座上的接触器。


14.一种三维闪存器件的制造方法，其特征在于，包括：
准备多个模具结构体的步骤，上述多个模具结构体分别形成有串接体，上述串接体包括以沿着一方向贯通交替层叠的多个电极层及多个层间绝缘层、上述多个电极层及上述多个层间绝缘层的方式延伸形成的沟道层；
在上述多个模具结构体中的将下部配线层配置于上述串接体的下部的一个模具结构体的上部层叠上述多个模具结构体中的将中间配线层配置于上述串接体的下部的至少一个剩余模具结构体的步骤；以及
在层叠于上述一个模具结构体的上述至少一个剩余模具结构体中，在上述串接体的上部形成上部配线层的步骤，
将上述上部配线层、上述至少一个中间配线层及上述下部配线层分别适应性地用作漏极或源极中的一个。


15.根据权利要求14所述的三维闪存器件的制造方法，其特征在于，还包括以N+型或N-型中的至少一种对上述至少一个中间配线层的上部面、下部面、上述上部配线层的下部面或配置于上述串接体的下部的下部配线层的上部面中的至少一面进行掺杂的步骤。


16.根据权利要求15所述的三维闪存器件的制造方法，其特征在于，在以N+型或N-型中的一种对上述至少一面进行掺杂的步骤中，包括通过利用通过上述串接体的沟道层上部的N+或N-离子注入及退火工序来以N+型或N-型中的至少一种对上述至少一面进行掺杂的步骤。


17.根据权利要求14所述的三维闪存器件的制造方法，其特征在于，准备上述多个模具结构体的步骤包括：
向层叠底座的上部依次蒸镀金属层及N+型掺杂层的步骤；
对除与上述金属层及上述N+型掺杂层的区域中的所要形成上述至少一个剩余模具结构体的沟道层的区域相对应的一部分区域之外的剩余区域进行蚀刻的步骤；
在上述金属层及上述...

【专利技术属性】
技术研发人员：宋润洽，
申请(专利权)人：汉阳大学校产学协力团，
类型：发明
国别省市：韩国;KR