氮化镓MOSFET封装应力检测结构制造技术

氮化镓MOSFET塑封应力检测结构、涉及功率半导体器件技术领域，尤其涉及氮化镓MOSFET塑封应力检测结构。提供了一种方便检测，提供检测可靠性的氮化镓MOSFET塑封应力检测结构。包括芯片、引线框架以及覆盖在芯片、引线框架上的塑封层，所述芯片包括衬底、制作在衬底上的氮化镓MOSFET结构层、制作在衬底底部的压阻、制作在衬底底面上的绝缘层、制作在绝缘层上的电极层，所述衬底的材料为单晶硅。本实用新型专利技术的氮化镓MOSFET塑封应力检测结构的制备工艺与常规氮化镓MOSFET芯片制备和封装工艺兼容，制备过程简单易行。

Stress detection structure of Gan MOSFET package

【技术实现步骤摘要】
氮化镓MOSFET封装应力检测结构
本技术涉及功率半导体器件
，尤其涉及氮化镓MOSFET塑封应力检测结构。
技术介绍
氮化镓MOSFET是一类以氮化镓以及铝氮化镓为基础材料的场效应晶体管。由于氮化镓具有高的击穿电场、高的饱和速度、良好的温度特性，氮化镓MOSFET在大功率高频能量转换和高频微波通讯等方面具有广泛的应用前景。虽然基于氮化镓MOSFET特有的性能和应用，需要采用与之相适应的封装结构和封装方法，但考虑到与现行应用系统的匹配以及成本、工艺等方面的优势，常用于硅基功率器件的塑料封装仍然是氮化镓MOSFET的主要封装形式之一。而塑料封装存在一些固有的可靠性问题，封装体分层就是其中最常见的一种失效模式。封装体分层包括发生在塑封层与芯片、引线框架、基板粘接界面处的开裂、翘曲等现象。封装体分层会导致其中的金属互连断裂、芯片钝化层破损、环境气氛侵入而使芯片及金属材料发生腐蚀等，并由此引起氮化镓MOSFET电学性能的退化和失效。封装体中不同材料间热膨胀系数差异所产生的热失配应力是封装体分层的主要原因之一（王晓珍等，军用塑封电路分层及可靠性方法研究，电子工艺技术，Vol.37，No.6，pp.316-329，2016；李兰侠，表面安装塑封体吸湿性引起的开裂问题及其对策，电子与封装，Vol.5，No.10，pp.14-16，2005；古关华，用扫描声学显微镜进行塑封器件的封装分层分析，电子产品可靠性与环境试验，第2期，pp.14-16，2004），且功率器件封装体的分层失效较多出现在芯片、引线框架的尖端边缘处，通过检测和分析这些部位的应力变化情况可以分析和预测封装体的分层失效问题，从而保证功率器件的质量和可靠性。现有技术中，除了采用仿真模拟的方法对包括塑封氮化镓MOSFET器件的功率器件中的封装热应力进行定性分析外，由于封装完成后的功率器件无法实现非破坏性的芯片应力直接检测，常规的检测方法之一是采用专门设计的应力测试芯片来对封装体内的应力进行检测（蔡坚等，一种应力测试芯片及其应力测试方法，CN201110379324）。但上述检测方法存在的问题是，这种专门用于应力检测的芯片与实际氮化镓MOSFET芯片的结构差异较大，不能准确地反映塑封体内氮化镓MOSFET芯片中，特别是芯片、引线框架的尖端和边缘处的实际应力状况，因而不能有效分析和处理封装体分层失效问题。
技术实现思路
本技术针对以上问题，提供了一种方便检测，提供检测可靠性的氮化镓MOSFET塑封应力检测结构。本技术的技术方案为：包括芯片、引线框架以及覆盖在芯片、引线框架上的塑封层，所述芯片包括衬底、制作在衬底上的氮化镓MOSFET结构层、制作在衬底底部的压阻、制作在衬底底面上的绝缘层、制作在绝缘层上的电极层，所述压阻包括分别制作在衬底底部四个角上的第一压阻、第二压阻、第三压阻和第四压阻，所述第一压阻、第二压阻、第三压阻和第四压阻均为由五个压阻条依次连接，其中的第一压阻条呈纵向或者横向设置，第二压阻条相对于第一压阻条呈45°设置，第三压阻条相对于第二压阻条呈90°设置，第四压阻条相对于第三压阻条呈90°设置，第五压阻条相对于第四压阻条呈45°横向或者纵向设置，且第二压阻条与第四压阻条相对平行，第一压阻条与第五压阻条相互垂直；所述绝缘层覆盖在衬底底面，绝缘层在与第一~四压阻的两端相交的区域开有绝缘层缺口；所述电极层包括第一压阻引出电极、第二压阻引出电极、第三压阻引出电极、第四压阻引出电极和接地散热电极，第一~四压阻的两端为压阻接触区，第一~四压阻的两端在对应的绝缘层缺口处与对应的压阻引出电极和接地散热电极相连，其中第一压阻的一端与第一压阻引出电极相连，所述第二压阻的一端与第二压阻引出电极相连，所述第三压阻的一端与第二压阻引出电极相连，所述第四压阻的一端与第四压阻引出电极相连，各个压阻的另一端与接地散热电极相连，所述引线框架设在芯片的底部，所述引线框架包括框架接地散热电极、第一外引电极、第二外引电极、第三外引电极、第四外引电极和第一输出电极、第二输出电极、第三输出电极、第四输出电极，第一~四外引电极分别与对应的输出电极相连，第一压阻引出电极、第二压阻引出电极、第三压阻引出电极、第四压阻引出电极分别与引线框架上的第一外引电极、第二外引电极、第三外引电极、第四外引电极通过导电银浆固化粘接，所述电极层的接地散热电极与引线框架上的框架接地散热电极通过导电银浆固化粘接。所述衬底的材料为单晶硅。所述压阻的材料为P型掺杂硅。所述压阻接触区的材料为P型重掺杂硅。所述绝缘层的材料为二氧化硅或者氮化硅。所述电极层的材料为金，所述引线框架的材料为铜或者铜合金。所述塑封层的材料为环氧树脂或者硅酮。本技术具有如下优点：⑴本技术直接在塑封氮化镓MOSFET芯片底部的四角处制作压阻，芯片上部的氮化镓MOSFET主体结构保持不变，因此本技术的芯片结构与常规氮化镓MOSFET的芯片结构具有最大的相似性，因而可以更准确反映芯片上的封装热适配应力情况及其对氮化镓MOSFET功能结构和电学特性的影响；⑵本技术以氮化镓MOSFET的常规封装形式中引线框架为基础设计本技术的引线框架和压阻检测电极，本技术中由芯片、引线框架和塑封材料构成的氮化镓MOSFET塑封应力检测结构与实际氮化镓MOSFET封装器件结构具有最大的相似性，便于利用现有氮化镓MOSFET器件测试系统检测本技术的氮化镓MOSFET塑封应力检测结构包括压阻特性在内的电学特性。通过检测封装前后氮化镓MOSFET芯片底面四角上的压阻阻值变化情况分析芯片衬底底面四角的热失配应力变化情况以及塑封氮化镓MOSFET封装体分层失效情况，检测结果符合性好，检测方法与过程简便易行；⑶本技术芯片底部压阻区周围为制作在绝缘层上的电极层，电极层中的各个电极与引线框架的对应电极通过导电银浆固化粘接，而压阻区上直接覆盖塑封层，即各个压阻与塑封层直接粘接，封装体中特别是较多发生塑封层分层翘曲的芯片、封装框架的尖端边缘处的热失配应力直接作用在各个压阻上，检测所得各个压阻阻值的变化直接反映封装体热失配应力变化情况，即直接反映封装层分层失效情况；⑷由于本技术中由芯片、引线框架和塑封层构成的氮化镓MOSFET塑封应力检测结构与实际氮化镓MOSFET封装器件结构具有最大的相似性，因而本技术的氮化镓MOSFET塑封应力检测结构的制备工艺与常规氮化镓MOSFET芯片制备和封装工艺兼容，制备过程简单易行。附图说明图1为本技术的结构示意图；图2为本技术的内部结构示意图；图3为本技术中芯片底部的结构示意图；图4为本技术中芯片底部压阻的结构示意图；图5为本技术中引线框架结构示意图；图中：1是芯片、11是衬底、12是MOSFET结构层、13是压阻、13-1是第一压阻、13-2是第二压阻、13-本文档来自技高网...

【技术保护点】
1.氮化镓MOSFET塑封应力检测结构，包括芯片、引线框架以及覆盖在芯片、引线框架上的塑封层，其特征在于：/n所述芯片包括衬底、制作在衬底上的氮化镓MOSFET结构层、制作在衬底底部的压阻、制作在衬底底面上的绝缘层、制作在绝缘层上的电极层，/n所述压阻包括分别制作在衬底底部四个角上的第一压阻、第二压阻、第三压阻和第四压阻，所述第一压阻、第二压阻、第三压阻和第四压阻均为由五个压阻条依次连接，其中的第一压阻条呈纵向或者横向设置，第二压阻条相对于第一压阻条呈45°设置，第三压阻条相对于第二压阻条呈90°设置，第四压阻条相对于第三压阻条呈90°设置，第五压阻条相对于第四压阻条呈45°横向或者纵向设置，且第二压阻条与第四压阻条相对平行，第一压阻条与第五压阻条相互垂直；/n所述绝缘层覆盖在衬底底面，绝缘层在与第一~四压阻的两端相交的区域开有绝缘层缺口；/n所述电极层包括第一压阻引出电极、第二压阻引出电极、第三压阻引出电极、第四压阻引出电极和接地散热电极，/n第一~四压阻的两端为压阻接触区，第一~四压阻的两端在对应的绝缘层缺口处与对应的压阻引出电极和接地散热电极相连，其中第一压阻的一端与第一压阻引出电极相连，所述第二压阻的一端与第二压阻引出电极相连，所述第三压阻的一端与第二压阻引出电极相连，所述第四压阻的一端与第四压阻引出电极相连，各个压阻的另一端与接地散热电极相连，/n所述引线框架设在芯片的底部，所述引线框架包括框架接地散热电极、第一外引电极、第二外引电极、第三外引电极、第四外引电极和第一输出电极、第二输出电极、第三输出电极、第四输出电极，第一~四外引电极分别与对应的输出电极相连，/n第一压阻引出电极、第二压阻引出电极、第三压阻引出电极、第四压阻引出电极分别与引线框架上的第一外引电极、第二外引电极、第三外引电极、第四外引电极通过导电银浆固化粘接，所述电极层的接地散热电极与引线框架上的框架接地散热电极通过导电银浆固化粘接。/n...

【技术特征摘要】
1.氮化镓MOSFET塑封应力检测结构，包括芯片、引线框架以及覆盖在芯片、引线框架上的塑封层，其特征在于：
所述芯片包括衬底、制作在衬底上的氮化镓MOSFET结构层、制作在衬底底部的压阻、制作在衬底底面上的绝缘层、制作在绝缘层上的电极层，
所述压阻包括分别制作在衬底底部四个角上的第一压阻、第二压阻、第三压阻和第四压阻，所述第一压阻、第二压阻、第三压阻和第四压阻均为由五个压阻条依次连接，其中的第一压阻条呈纵向或者横向设置，第二压阻条相对于第一压阻条呈45°设置，第三压阻条相对于第二压阻条呈90°设置，第四压阻条相对于第三压阻条呈90°设置，第五压阻条相对于第四压阻条呈45°横向或者纵向设置，且第二压阻条与第四压阻条相对平行，第一压阻条与第五压阻条相互垂直；
所述绝缘层覆盖在衬底底面，绝缘层在与第一~四压阻的两端相交的区域开有绝缘层缺口；
所述电极层包括第一压阻引出电极、第二压阻引出电极、第三压阻引出电极、第四压阻引出电极和接地散热电极，
第一~四压阻的两端为压阻接触区，第一~四压阻的两端在对应的绝缘层缺口处与对应的压阻引出电极和接地散热电极相连，其中第一压阻的一端与第一压阻引出电极相连，所述第二压阻的一端与第二压阻引出电极相连，所述第三压阻的一端与第二压阻引出电极相连，所述第四压阻的一端与第四压阻引出电极相连，各个压阻的另一端与接地散热电极相连，
所述引线框架设在芯片的底部，...

【专利技术属性】
技术研发人员：赵成，王毅，
申请(专利权)人：扬州扬杰电子科技股份有限公司，
类型：新型
国别省市：江苏;32