一种适用于FPGA的可编程脉冲产生装置、电路及方法制造方法及图纸

一种适用于FPGA的可编程脉冲产生装置及方法，有效地解决了FPGA逻辑功能真值表存储单元复用的问题。装置包括：端口信号单元、时钟信号单元、内部写使能脉冲单元、存储器内部数据单元、旧数据读输出信号单元、新数据读输出信号单元、中间寄存器；在两端口同时对同一存储单元进行读写时，在写之前读，先在时钟信号单元的上升沿处将新数据采入，在内部写使能脉冲单元之前的下降沿处，将存储器内部数据单元的数据存入中间寄存器，在内部写使能脉冲单元为高期间，将新数据写入存储器内部数据单元，在下一个时钟信号单元的上升沿处从中间寄存器将旧数据读出；在写后再读，在内部写使能脉冲单元后的上升沿处，读出数据。

A programmable pulse generator, circuit and method for FPGA

【技术实现步骤摘要】
一种适用于FPGA的可编程脉冲产生装置、电路及方法
本专利技术涉及数字集成电路的
，尤其涉及一种适用于FPGA(Field－ProgrammableGateArray，数字集成电路中现场可编程门阵列)的可编程脉冲产生装置，还涉及一种适用于FPGA的可编程脉冲产生电路、方法。
技术介绍
在传统的基于sram(StaticRandom-AccessMemory，静态随机存取存储器)技术的FPGA中，可用的存储资源主要包括块存储和寄存器。块存储，一般采用sram技术，容量固定，一般为4K，9K和36K等。寄存器资源位于可编程逻辑块中，主要用来实现逻辑功能的时序化，面积大，单位面积内的存储密度非常低。在所需存储容量极小的时候，一般为几bit，可以使用，但随着存储容量的稍微增加，代价急剧增大。此时，如若调用块存储资源，利用率过低，显得有些浪费。在后来的FPGA中，考虑使用用于存储逻辑功能真值表的sram单元，因为FPGA中实现组合逻辑功能的lut(Look-Up-Table，显示查找表)结构本质上就是通过各输入逐级译码来读取存储在sram单本文档来自技高网...

【技术保护点】
1.一种适用于FPGA的可编程脉冲产生装置，其特征在于：其包括：端口信号单元、时钟信号单元、内部写使能脉冲单元、存储器内部数据单元、旧数据读输出信号单元、新数据读输出信号单元、中间寄存器，旧数据读输出信号单元、新数据读输出信号单元为二选一；在两端口同时对同一存储单元分别进行写和读操作时，如果需要在写入新数据之前读出之前存储的旧数据，那么先在时钟信号单元的上升沿处将新数据采入，然后在内部写使能脉冲单元之前的下降沿处，先将存储器内部数据单元的数据存入下降沿采样的中间寄存器，接着在内部写使能脉冲单元为高期间，将新数据写入存储器内部数据单元，最后在下一个时钟信号单元的上升沿处从中间寄存器将旧数据读出；...

【技术特征摘要】
1.一种适用于FPGA的可编程脉冲产生装置，其特征在于：其包括：端口信号单元、时钟信号单元、内部写使能脉冲单元、存储器内部数据单元、旧数据读输出信号单元、新数据读输出信号单元、中间寄存器，旧数据读输出信号单元、新数据读输出信号单元为二选一；在两端口同时对同一存储单元分别进行写和读操作时，如果需要在写入新数据之前读出之前存储的旧数据，那么先在时钟信号单元的上升沿处将新数据采入，然后在内部写使能脉冲单元之前的下降沿处，先将存储器内部数据单元的数据存入下降沿采样的中间寄存器，接着在内部写使能脉冲单元为高期间，将新数据写入存储器内部数据单元，最后在下一个时钟信号单元的上升沿处从中间寄存器将旧数据读出；如果需要在写入新数据后再进行读操作，直接在内部写使能脉冲单元后的上升沿处，读出数据。


2.一种适用于FPGA的可编程脉冲产生电路，其特征在于：其包括：可编程延时模块、或门、非门、寄存器，外部时钟信号经过非门取反后输入寄存器和可编程延时模块，可编程延时模块的输出和高电平有效的上电复位信号经过或门后连接寄存器的复位端，寄存器的数据输入端连接固定的高电平，寄存器的数据输出端输出脉冲信号；电路中各节点的时序为：上电复位信号为高时，内部写使能脉冲被复位成低电平；外部时钟信号的下降沿到来后，寄存器的时钟脉冲为上升沿，寄存器将数据输入端的高电平传输到寄存器的数据输出端，同时寄存器的时钟脉冲经过可编程延时模块，传到寄存器的异步复位端，寄存器的数据输出端变低，产生脉冲信号。


3.根据权利要求2所述的适用于FPGA的可编程脉冲产生电路，其特征在于：所述脉冲信号的宽度由可编程延时模块的具体配置延时决定。


4.根据权利要求3所述的适用于FPGA的可编程脉冲产生电路，其特征在于：当时钟频率一定时，...

【专利技术属性】
技术研发人员：卫博，高丽江，
申请(专利权)人：中科亿海微电子科技苏州有限公司，
类型：发明
国别省市：江苏;32