一种基于薄膜晶体管的开关电容比较器、方法及芯片技术

本发明专利技术公开了一种基于薄膜晶体管的开关电容比较器、方法及芯片，其中比较器包括反相器模块、开关模块、第一电容和第二电容，所述开关模块包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管；所述第三薄膜晶体管的源极分别与第一薄膜晶体管的源极、第一电容的一端和第二电容的一端连接，所述第一薄膜晶体管的漏极连接参考电压，所述第二电容的另一端分别与反相器模块的输入端和第二薄膜晶体管的漏极连接，所述第二薄膜晶体管的源极与反相器模块的输出端连接。本发明专利技术采用三个薄膜晶体管作为开关，通过外部时钟信号有效地控制开关的导通和闭合，将比较器的工作过程区分为了采样过程和比较过程，提高了比较器的分辨率，可广泛应用于集成电路领域。

A switched capacitor comparator, method and chip based on thin film transistor

【技术实现步骤摘要】
一种基于薄膜晶体管的开关电容比较器、方法及芯片
本专利技术涉及集成电路领域，尤其涉及一种基于薄膜晶体管的开关电容比较器、方法及芯片。
技术介绍
金属氧化物薄膜晶体管(Metaloxidethinfilmtransistor，MO-TFT)，制造成本低，透光性能好，并且可制作于柔性衬底上等优点，近年来得到了迅速发展。基于MO-TFT的高分辨率比较器，可应用于模数转换器(ADC)，比较器的分辨率高低往往决定了ADC能够达到的最高位数。在诸如脑电图EEG(0～100hz)、心电图ECG(0～150hz)和肌电图(20～500hz)等生物医疗电信号的检测，触摸式传感器阵列等领域具有广阔的应用前景。受限于工艺制造水平的发展，目前金属氧化物薄膜晶体管只能制造n型的器件，互补器件p型TFT的缺失，使得基于TFT设计的传统结构的比较器难以做到高分辨率，而高分辨率无疑是比较器非常重要的性能指标。名词解释：伪CMOS：输出晶体管均由其前级晶体管控制，能够使得输出的两只晶体管达到类似于互补型金属氧化物半导体(CMOS)的互补截断结构。
技术实现思路
为了解决上述技术问题，本专利技术的目的是提供一种具有高分辨率的开关电容比较器、控制方法、设计方法及芯片。本专利技术所采用的技术方案是：一种基于薄膜晶体管的开关电容比较器，包括反相器模块、开关模块、第一电容和第二电容，所述开关模块包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管；所述第三薄膜晶体管的漏极作为比较器的信号输入端，所述第三薄膜晶体管的栅极输入第三时钟信号，所述第三薄膜晶体管的源极分别与第一薄膜晶体管的源极、第一电容的一端和第二电容的一端连接，所述第一薄膜晶体管的栅极输入第一时钟信号，所述第一薄膜晶体管的漏极连接参考电压，所述第一电容的另一端接地，所述第二电容的另一端分别与反相器模块的输入端和第二薄膜晶体管的漏极连接，所述第二薄膜晶体管的栅极输入第二时钟信号，所述第二薄膜晶体管的源极与反相器模块的输出端连接，所述反相器模块的输出端作为比较器的输出端。进一步，所述反相器模块包括多个串联的伪CMOS反相器，各所述伪CMOS反相器包括若干个薄膜晶体管。进一步，所述伪CMOS反相器包括第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管和第七薄膜晶体管；所述第四薄膜晶体管的漏极连接第一电压，所述第四薄膜晶体管的栅极与源极连接，所述第四薄膜晶体管的源极分别与第五薄膜晶体管的漏极和第六薄膜晶体管的栅极连接，所述第五薄膜晶体管的栅极与第七薄膜晶体管的栅极连接，所述第六薄膜晶体管的漏极连接第二电压，所述第六薄膜晶体管的源极与第七薄膜晶体管的漏极连接，所述第五薄膜晶体管的源极与第七薄膜晶体管的源极均接地，所述第五薄膜晶体管的栅极作为伪CMOS反相器的输入端，所述第六薄膜晶体管的源极作为伪CMOS反相器的输出端。进一步，所述第一电压为可调电压。进一步，所述反相器模块包括第一伪CMOS反相器、第二伪CMOS反相器和第三伪CMOS反相器，所述第一伪CMOS反相器的输入端作为反相器模块的输入端，所述第一伪CMOS反相器的输出端与第二伪CMOS反相器的输入端连接，所述第二伪CMOS反相器的输出端与第三伪CMOS反相器的输入端连接，所述第三伪CMOS反相器的输出端作为反相器模块的输出端。进一步，所有的薄膜晶体管均为n型薄膜晶体管。本专利技术所采用的另一技术方案是：一种芯片，包括时钟模块和比较器，所述时钟模块与比较器连接，所述比较器采用上所述的一种基于薄膜晶体管的开关电容比较器。进一步，所述时钟模块包括第一时钟单元、第二时钟单元和第三时钟单元；所述第一时钟单元与第一薄膜晶体管的栅极连接，所述第二时钟单元与第二薄膜晶体管的栅极连接，所述第三时钟单元与第三薄膜晶体管的栅极连接；当处于采样阶段时，所述第一时钟单元和第二时钟单元输出高电平，所述第三时钟单元输出低电平；当处于比较阶段时，所述第一时钟单元和第二时钟单元输出低电平，所述第三时钟单元输出高电平。本专利技术所采用的另一技术方案是：一种基于薄膜晶体管的开关电容比较器的控制方法，包括采样阶段和比较阶段；当处于采样阶段时：控制第一薄膜晶体管和第二薄膜晶体管开启，和控制第三薄膜晶体管断开，采集参考电压；当处于比较阶段时：控制第一薄膜晶体管和第二薄膜晶体管断开，和控制第三薄膜晶体管开启，采集输入电压，将输入电压与参考电压进行比较后，输出比较结果。本专利技术所采用的另一技术方案是：一种基于薄膜晶体管的开关电容比较器的设计方法，包括以下步骤：根据输入信号的频率获取时钟信号的频率，所述时钟信号的频率大于或等于两倍输入信号的频率；根据预设的分辨率获取反相器模块的放大增益，根据放大增益获取反相器模块中串联的伪CMOS反相器级数。本专利技术的有益效果是：本专利技术采用三个薄膜晶体管作为开关，通过外部时钟信号有效地控制开关的导通和闭合，将比较器的工作过程区分为了采样过程和比较过程，提高了比较器的分辨率。附图说明图1是实施例中一种基于薄膜晶体管的开关电容比较器的电路结构示意图；图2是实施例中伪CMOS反相器的电路结构示意图；图3是实施例中反相器模块的电路结构示意图；图4是实施例中反相器模块的直流偏置的仿真示意图；图5是实施例中比较器在fCLK＝1Khz，ΔVA＝100mV时的瞬态仿真示意图；图6是实施例中比较器在fCLK＝1Khz，ΔVA＝24mV时的瞬态仿真示意图；图7是实施例中比较器的分辨率与抽样频率之间的关系曲线图；图8是实施例中一种基于薄膜晶体管的开关电容比较器的设计方法的步骤流程图。具体实施方式如图1所示，本实施例提供了一种基于薄膜晶体管的开关电容比较器，包括反相器模块、开关模块、第一电容C1和第二电容C2，所述开关模块包括第一薄膜晶体管T1、第二薄膜晶体管T2和第三薄膜晶体管T3；所述第三薄膜晶体管T3的漏极作为比较器的信号输入端，所述第三薄膜晶体管T3的栅极输入第三时钟信号CLK3，所述第三薄膜晶体管T3的源极分别与第一薄膜晶体管T1的源极、第一电容C1的一端和第二电容C2的一端连接，所述第一薄膜晶体管T1的栅极输入第一时钟信号CLK1，所述第一薄膜晶体管T1的漏极连接参考电压，所述第一电容C1的另一端接地，所述第二电容C2的另一端分别与反相器模块的输入端和第二薄膜晶体管T2的漏极连接，所述第二薄膜晶体管T2的栅极输入第二时钟信号CLK2，所述第二薄膜晶体管T2的源极与反相器模块的输出端连接，所述反相器模块的输出端作为比较器的输出端。在本实施例中，所述第一电容为第一耦合电容，所述第二电容为第二耦合电容，具有隔直流通交流的作用。所述开关模块中的第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管受时钟信号控制，当栅极所接时钟CLK为高电平时，开关闭合，晶体管处于导通状态，当CLK为低电平时本文档来自技高网...

【技术保护点】
1.一种基于薄膜晶体管的开关电容比较器，其特征在于，包括反相器模块、开关模块、第一电容和第二电容，所述开关模块包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管；/n所述第三薄膜晶体管的漏极作为比较器的信号输入端，所述第三薄膜晶体管的栅极输入第三时钟信号，所述第三薄膜晶体管的源极分别与第一薄膜晶体管的源极、第一电容的一端和第二电容的一端连接，所述第一薄膜晶体管的栅极输入第一时钟信号，所述第一薄膜晶体管的漏极连接参考电压，所述第一电容的另一端接地，所述第二电容的另一端分别与反相器模块的输入端和第二薄膜晶体管的漏极连接，所述第二薄膜晶体管的栅极输入第二时钟信号，所述第二薄膜晶体管的源极与反相器模块的输出端连接，所述反相器模块的输出端作为比较器的输出端。/n

【技术特征摘要】
1.一种基于薄膜晶体管的开关电容比较器，其特征在于，包括反相器模块、开关模块、第一电容和第二电容，所述开关模块包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管；
所述第三薄膜晶体管的漏极作为比较器的信号输入端，所述第三薄膜晶体管的栅极输入第三时钟信号，所述第三薄膜晶体管的源极分别与第一薄膜晶体管的源极、第一电容的一端和第二电容的一端连接，所述第一薄膜晶体管的栅极输入第一时钟信号，所述第一薄膜晶体管的漏极连接参考电压，所述第一电容的另一端接地，所述第二电容的另一端分别与反相器模块的输入端和第二薄膜晶体管的漏极连接，所述第二薄膜晶体管的栅极输入第二时钟信号，所述第二薄膜晶体管的源极与反相器模块的输出端连接，所述反相器模块的输出端作为比较器的输出端。


2.根据权利要求1所述的一种基于薄膜晶体管的开关电容比较器，其特征在于，所述反相器模块包括多个串联的伪CMOS反相器，各所述伪CMOS反相器包括若干个薄膜晶体管。


3.根据权利要求2所述的一种基于薄膜晶体管的开关电容比较器，其特征在于，所述伪CMOS反相器包括第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管和第七薄膜晶体管；
所述第四薄膜晶体管的漏极连接第一电压，所述第四薄膜晶体管的栅极与源极连接，所述第四薄膜晶体管的源极分别与第五薄膜晶体管的漏极和第六薄膜晶体管的栅极连接，所述第五薄膜晶体管的栅极与第七薄膜晶体管的栅极连接，所述第六薄膜晶体管的漏极连接第二电压，所述第六薄膜晶体管的源极与第七薄膜晶体管的漏极连接，所述第五薄膜晶体管的源极与第七薄膜晶体管的源极均接地，所述第五薄膜晶体管的栅极作为伪CMOS反相器的输入端，所述第六薄膜晶体管的源极作为伪CMOS反相器的输出端。


4.根据权利要求3所述的一种基于薄膜晶体管的开关电容比较器，其特征在于，所述第一电压为可调电压。


5.根据权利要求3所述的一种基于薄膜晶体管的开关电容比较器，其特征在于，所述反相器模块包括第一伪CMOS反相器、...

【专利技术属性】
技术研发人员：范厚波，陈荣盛，徐煜明，覃俣宁，李国元，
申请(专利权)人：华南理工大学，
类型：发明
国别省市：广东;44