SOI半导体结构以及用于制造SOI半导体结构的方法技术

本发明专利技术涉及一种SOI半导体结构，其具有构造在背侧上的衬底层以及构造在正侧上的第二导电类型的半导体层，其中，在衬底层与半导体层之间布置有绝缘层，在半导体层中构造有具有由单片的半导体本体组成的传感器区域的三维霍尔传感器结构，半导体本体从下侧延伸到正侧，其中，在上侧上构造有相互间隔开的至少三个第一金属连接接通部，并且在下侧构造有相互间隔开的至少三个第二金属连接接通部，其中，在垂直于正侧的投影中，第一连接接通部相对于第二连接接通部错位，每个第一连接接通部和每个第二连接接通部分别构造在第二导电类型的高掺杂连接区域上，第一连接接通部和第二连接接通部分别具有关于垂直于半导体本体的正侧的对称轴的三重旋转对称性。

SOI semiconductor structure and method for manufacturing soi semiconductor structure

【技术实现步骤摘要】
SOI半导体结构以及用于制造SOI半导体结构的方法
本专利技术涉及一种SOI(英语Silicon-On-Insulator，绝缘体上硅)半导体结构以及一种用于制造SOI半导体结构的方法。
技术介绍
由EP2806283B1已知一种具有传感器区域的半导体本体，其中，在传感器区域构造有三维霍尔传感器装置。由DE102016109883B4已知另一种三维霍尔传感器。由US2012/0169329A1和DE102009027338A1已知其他的霍尔传感器元件。由DE602005001401T2已知CMOS兼容的光电探测器。
技术实现思路
在这些背景下，本专利技术的任务在于说明一种扩展现有技术的设备。该任务通过本专利技术的技术方案所述的SOI半导体结构和本专利技术的技术方案所述的方法来解决。本专利技术的有利构型分别是优选的实施方式。在本专利技术的第一主题中提供一种SOI半导体结构，该SOI半导体结构具有在背侧上构造为衬底层的第二半导体晶片以及构造在第一半导体晶片的正侧上的第二导电类型的半导体层。在衬底层与半导体层之间布置有绝缘层。在半导体层中构造有三维霍尔传感器结构和集成电路，该三维霍尔传感器结构具有由单片的半导体本体构成的传感器区域。该半导体本体从掩埋的下方面(untere)延伸直至正侧，其中，在正侧上构造有相互间隔开的至少三个第一金属连接接通部，而在下方面上构造有相互间隔开的至少三个第二金属连接接通部。在垂直于正侧的投影中，至少第一连接接通部的构造在高掺杂的连接区域上的部分相对于至少第二连接接通部的构造在高掺杂的连接区域上的部分而错位地布置。每个第一连接接通部和每个第二连接接通部分别至少部分地构造在第二导电类型的高掺杂的第一或第二半导体接通区域上。第一连接接通部和第二连接接通部分别具有关于垂直于半导体本体的正侧和下方面的对称轴的多重的、尤其三重的旋转对称性。可以理解，第一连接接通部相对于第二连接接通部错位地布置，因为所属的高掺杂的第一半导体接通区域相对于所属的高掺杂的第二半导体接通区域错位地布置。半导体本体的下侧构造在绝缘层上。应注意到，术语“SOI半导体结构”表示通过半导体键合工艺(Halbleiterbondprozess)制造的结构。在此，将具有氧化物层的第一半导体晶片“键合”到第二半导体晶片上。优选地，两个半导体晶片由相同的半导体材料(尤其硅)构成，在温度变化的情况下不会由于不同的延展系数(Ausdehnungskoeffizient)而导致应变(Verspannung)。应注意到，术语“三维霍尔传感器结构”在此应理解为如下的霍尔传感器：在半导体本体内，该霍尔传感器在所有三个空间方向上具有相关联的延展，并且借助霍尔传感器结构可以确定磁场的所有三个分量。可以理解，优选地借助注入步骤(Implantationsschritt)来实现高掺杂的半导体接通区域的构造，其中，剂量在10e15N/cm3以上。此外，可以理解，绝缘的中间层完全地或主要地由二氧化硅构成。该设备的一个优点在于，借助SOI半导体结构可以构造三维霍尔传感器连同集成电路，所述三维霍尔传感器在半导体层中在空间上构造在三个空间方向上。集成电路与霍尔传感器结构尤其存在电的有效连接。由此，可以成本有利地且可靠地制造非常敏感的霍尔传感器。在一种扩展方案中，半导体本体借助环绕的沟槽结构而与其余的半导体层电绝缘。可以理解，沟槽结构(其也称为“沟渠(Trench)”)与第一连接接通部和第二连接接通部间隔开地布置。也可以理解，尽管半导体本体或传感器结构与其余的半导体层电绝缘，但是第一连接接通部和第二连接接通部优选地借助印制导线而与集成电路连接。沟槽结构的深度达到直至绝缘的中间层。替代地，中间层也包括多个绝缘的中间层——例如SiO2层和Si3N4层的组合。优选地，沟槽结构在侧壁上全面围绕地具有SiO2层。优选地，在侧壁之间构造有掺杂的多晶硅，其中，多晶硅根据目的与参考电位连接。优选地，半导体本体或传感器区域六边形地构造。在一种扩展方案中，半导体本体具有其他的形状(例如正方形或多边形)。在一种扩展方案中，半导体本体在传感器区域中具有2μm与30μm之间的厚度。最优选地，半导体本体在传感器区域中具有直至100μm的厚度。优选地，半导体本体的厚度至少在传感器区域内是恒定的。至少在传感器区域的区域内，在半导体本体的正侧上的面与在下侧上的面几乎完全地或完全地平行且平坦地构造。应注意到，“几乎完全地”可以理解为90％以上的值。在一种实施方式中，在传感器区域中，半导体本体的厚度与长度的比例包括0.6到1.4之间的范围或0.8到1.2之间的范围。优选地，传感器区域是各向同性的——即厚度与长度的比例为1.0。研究已经表明，由此可以简单地确定磁场的所有三个分量。尤其可以同时地确定这三个分量。在另一扩展方案中，各个第二连接接通部分别包括第二导电类型的高掺杂的多晶硅。在一种实施方式中，第二连接接通部与正侧电连接，而在一种替代的实施方式中，第二连接接通部与背侧电连接。可以理解，在测量时，第一连接接通部中的一个与第二连接接通部中的一个分别构成接通部对——即在接通部对的两个连接端上要么施加电流、要么分接电压。在一种扩展方案中，相比于在传感器区域内，半导体层在传感器区域外具有更小的厚度，其中，半导体层在传感器区域外的厚度处在0.1μm与10μm之间的范围内或处在0.5μm与2μm之间的范围内。优选地，在传感器区域外的半导体层中构造有集成电路，其中，该集成电路与霍尔传感器结构存在电的有效连接。尤其对于通过CMOS晶体管构成的集成电路，较小的衬底厚度是有利的，以便减小寄生电容。在另一实施方式中，半导体层在传感器区域外具有第一导电类型的区域。这尤其在集成电路的区域内是值得期望的。在一种扩展方案中，第一导电类型是p型而第二导电类型是n型，或者第一导电类型是n型而第二导电类型是p型。在第二主题中提供一种用于制造具有三维地构造的霍尔传感器结构的SOI半导体结构的方法。在第一工艺区段区域(Prozessabschnittsbereich)中，在第一半导体晶片的情况下执行多个工艺步骤，其中，所述第一半导体晶片具有第二导电类型的半导体层并且具有第一正面和第一背面。随着多个工艺步骤，在第一正面上借助注入来制造第二导电类型的至少三个高掺杂的第二半导体接通区域，其分别分配给第二连接接通部中的其中一个。在第二工艺区段区域中，将第一半导体晶片的第一正面与构造为衬底晶片的第二半导体晶片的第二正面接合。在接合之后，在第一半导体晶片与第二半导体晶片之间构造绝缘层。通过该接合使第一半导体晶片的第一背面成为SOI半导体晶片的正侧，并且使第二半导体晶片的第二背面成为SOI半导体晶片的背侧。在接合之后，第一半导体晶片的第一正面成为在绝缘层以上的掩埋的下方面。在第三工艺区段区域中，使SOI半导体晶片的正侧变薄并且本文档来自技高网...

【技术保护点】
1.一种SOI半导体结构(WF)，所述SOI半导体结构(WF)具有第二半导体晶片(WF2)和半导体层(HLS)，所述第二半导体晶片(WF2)在背侧(RS)上构造为衬底层，所述半导体层(HLS)构造在第一半导体晶片(WF1)的正侧(VS)上，其中，在所述衬底层与所述半导体层(HLS)之间布置有绝缘层(OXS)，/n其特征在于，/n在所述半导体层(HLS)中构造有三维霍尔传感器结构(HSENS)和集成电路，所述三维霍尔传感器结构具有由单片的半导体本体(HLK)构成的传感器区域，所述半导体本体(HLK)具有第二导电类型并且从掩埋的下方面(UF)延伸直到所述正侧(VS)；其中，/n在所述正侧(VS)上构造有相互间隔开的至少三个第一金属连接接通部(K11，K12，K13)，而在所述下方面(UF)上构造有相互间隔开的至少三个第二连接接通部(K21，K22，K23)；/n所述第二连接接通部(K21，K22，K23)分别包括第二导电类型的高掺杂的多晶硅或包括金属；/n每个第一连接接通部(K11，K12，K13)和每个第二连接接通部(K21，K22，K23)分别构造在第二导电类型的高掺杂的半导体接通区域(HG11，HG12，HG13，HG21，HG22，HG23)上；/n在垂直于所述正侧(VS)的投影中，至少所述第一连接接通部(K11，K12，K13)的构造在高掺杂的连接区域上的部分相对于至少所述第二连接接通部(K21，K22，K23)的构造在所述高掺杂的连接区域上的部分而错位地布置；/n所述第一连接接通部(K11，K12，K13)和所述第二连接接通部(K21，K22，K23)分别具有关于垂直于所述半导体本体(HLK)的所述正侧(VS)和所述下方面(UF)的对称轴的多重旋转对称性；/n所述半导体本体(HLK)的下方面(UF)构造在所述绝缘层(OXS)上。/n...

【技术特征摘要】
20181121 DE 102018009110.51.一种SOI半导体结构(WF)，所述SOI半导体结构(WF)具有第二半导体晶片(WF2)和半导体层(HLS)，所述第二半导体晶片(WF2)在背侧(RS)上构造为衬底层，所述半导体层(HLS)构造在第一半导体晶片(WF1)的正侧(VS)上，其中，在所述衬底层与所述半导体层(HLS)之间布置有绝缘层(OXS)，
其特征在于，
在所述半导体层(HLS)中构造有三维霍尔传感器结构(HSENS)和集成电路，所述三维霍尔传感器结构具有由单片的半导体本体(HLK)构成的传感器区域，所述半导体本体(HLK)具有第二导电类型并且从掩埋的下方面(UF)延伸直到所述正侧(VS)；其中，
在所述正侧(VS)上构造有相互间隔开的至少三个第一金属连接接通部(K11，K12，K13)，而在所述下方面(UF)上构造有相互间隔开的至少三个第二连接接通部(K21，K22，K23)；
所述第二连接接通部(K21，K22，K23)分别包括第二导电类型的高掺杂的多晶硅或包括金属；
每个第一连接接通部(K11，K12，K13)和每个第二连接接通部(K21，K22，K23)分别构造在第二导电类型的高掺杂的半导体接通区域(HG11，HG12，HG13，HG21，HG22，HG23)上；
在垂直于所述正侧(VS)的投影中，至少所述第一连接接通部(K11，K12，K13)的构造在高掺杂的连接区域上的部分相对于至少所述第二连接接通部(K21，K22，K23)的构造在所述高掺杂的连接区域上的部分而错位地布置；
所述第一连接接通部(K11，K12，K13)和所述第二连接接通部(K21，K22，K23)分别具有关于垂直于所述半导体本体(HLK)的所述正侧(VS)和所述下方面(UF)的对称轴的多重旋转对称性；
所述半导体本体(HLK)的下方面(UF)构造在所述绝缘层(OXS)上。


2.根据权利要求1所述的SOI半导体结构(WF)，其特征在于，所述半导体本体(HLK)借助环绕的沟槽结构(TR)而与其余的半导体层(HLS)电绝缘。


3.根据权利要求1或2所述的SOI半导体结构(WF)，其特征在于，所述半导体本体(HLK)在所述传感器区域中具有2μm与30μm之间的厚度。


4.根据权利要求1至3中任一项所述的SOI半导体结构(WF)，其特征在于，在所述传感器区域中，所述半导体本体的厚度与长度的比例包括0.6到1.4之间的范围或0.8到1.2之间的范围。


5.根据权利要求1至4中任一项所述的SOI半导体结构(WF)，其特征在于，所述第二连接接通部(K21，K22，K23)与所述SOI半导体结构(WF)的正侧(VS)电连接。


6.根据权利要求1至5中任一项所述的SOI半导体结构(WF)，其特征在于，所述第二连接接通部(K21，K22，K23)与所述SOI半导体结构(WF)的背侧(RS)电连接。


7.根据权利要求1至6中任一项所述的SOI半导体结构(WF)，其特征在于，相比于在所述传感器区域内，所述半导体层(HLS)在所述传感器区域外具有更小的厚度，其中，所述半导体层(HLS)在所述传感器区域外的厚度处在0.1μm与10μm之间的范围内或处在0.5μm与2μm之间的范围内。


8.根据权利要求1至7中任一项所述的SOI半导体结构(WF)，其特征在于，所述集成电路与所述霍尔传感器结构存在电的有效连接。


9.根据权利要求1至8中任一项所述的SOI半导体结构(WF)，其特征在于，所述半导体层(HLS)在所述霍尔传感器结构外具有第一导电类型的区域。


10.根据权利要求1至9中任一项所述的SOI半导体结构(WF)，其特征在于，第一导电类型是p型而所述第二导电类型是n型，或者第一导电类型是n型而所述第二导电类型是p型。


11.一种用于制造具有三维构造的霍尔传感器结构(HSENS)的SOI半导体结构(WF)的方法，所述SOI半导体结构(WF)根据权利要求1至10中任一项所述的SOI半导体结构(WF)，其特征在于，
在第一工艺区段区域中，在第一半导体晶片(WF1)处在多个工艺步骤中借助注入而在第一正面(VF1)上制造第二导电类型的至少三个高掺杂的第二半导体接通区域(HG21，HG22，HG23)，其中，所述至少三个高掺杂的第二半导体接通区域(HG21，HG22，HG23)分别分配给第二连接接通部(K21，K22，K23)中的一个...

【专利技术属性】
技术研发人员：C·桑德，M·科尼尔斯，
申请(专利权)人：TDK迈克纳斯有限责任公司，
类型：发明
国别省市：德国;DE