组合了高密度低带宽和低密度高带宽存储器的存储器系统技术方案

本申请涉及组合了高密度低带宽和低密度高带宽存储器的存储器系统。在一个实施例中，存储器系统可包括在至少一个特性上不同的至少两种类型的DRAM。例如，一个DRAM类型可以是高密度DRAM，而另一个DRAM类型比第一DRAM类型可具有更低的密度但也可具有更低的延迟和更高的带宽。第一类型的DRAM可位于一个或多个第一集成电路上，并且第二类型的DRAM可位于一个或多个第二集成电路上。在一个实施例中，第一集成电路和第二集成电路可在叠堆中耦接在一起。第二集成电路可包括用于耦接到其他电路(例如，具有存储器控制器的集成电路，诸如片上系统(SOC))的物理层电路，并且物理层电路可被第一集成电路中的DRAM共享。

Memory system combining high density low bandwidth and low density high bandwidth memory

【技术实现步骤摘要】
组合了高密度低带宽和低密度高带宽存储器的存储器系统本申请是申请日为2017年3月6日、申请号为201780033666.9、名称为“组合了高密度低带宽和低密度高带宽存储器的存储器系统”的专利技术专利申请的分案申请。
本文描述的实施方案涉及包括动态随机存取存储器(DRAM)的电子系统。
技术介绍
随着DRAM继续演进，DRAM的设计已因理想的DRAM的不同目标而变得复杂：具有高带宽、高容量和低功耗(高能量效率)的密集存储装置。提高密度/容量的设计选择有减少(或至少不增加)带宽的趋势。可增加带宽的设计选择有减少(或至少不增加)容量和能量效率的趋势。
技术实现思路
在一个实施方案中，存储器系统可包括在至少一个特性上不同的至少两种类型的DRAM。例如，一个DRAM类型可以是高密度DRAM，而另一个DRAM类型比第一DRAM类型可具有更低的密度但也可具有更低的延迟和更高的带宽。第一类型的DRAM可位于一个或多个第一集成电路上，并且第二类型的DRAM可位于一个或多个第二集成电路上。提供一种具有两种类型的DRAM(例如，一个高密度，并且一个低延迟、高带宽)的存储器系统可允许高度节能操作，这可能使存储器系统适用于便携式设备和其中每个耗能单元的能量效率和性能为关键属性的其他设备。在一个实施方案中，第一集成电路和第二集成电路可在叠堆中耦接在一起。第二集成电路可包括用于耦接到其他电路(例如，具有存储器控制器的集成电路，诸如片上系统(SOC))的物理层电路，并且该物理层电路可被第一集成电路中的DRAM共享。在一些实施方案中，可使用存储器来实现高能量效率、高容量和低延迟。附图说明下面的详细描述参照附图，现在对这些附图进行简要说明。图1为具有存储器控制器和至主存储器和高速缓存存储器的物理层电路的片上系统(SOC)的一个实施方案的框图。图2为具有存储器控制器和至高速缓存存储器的物理层电路的SOC的另一个实施方案的框图，其中另一物理层电路从高速缓存存储器延伸到主存储器。图3为具有存储器控制器和至高速缓存存储器和主存储器的物理层电路以及另一物理层电路的SOC的另一个实施方案的框图，其中另一物理层电路从高速缓存存储器延伸到主存储器。图4为示出了实施方案的片上系统(SOC)和存储器的框图。图5为示出了实施方案的包括一个或多个高速缓存的SOC以及被耦接到SOC/高速缓存的主存储器的框图。图6为示出了实施方案的SOC和多个存储器的框图。图7为示出了实施方案的多个主存储器和包括一个或多个高速缓存的SOC的框图。图8为具有封装件堆叠封装件(POP)构型的主存储器和高速缓存存储器的系统的一个实施方案的框图。图9为具有封装件堆叠封装件(POP)构型的主存储器和高速缓存存储器的系统的另一个实施方案的框图。图10为具有主存储器和高速缓存存储器的系统的一个实施方案的框图，其中主存储器离散地封装。图11是具有主存储器和高速缓存存储器的系统的另一个实施方案的框图，其中主存储器离散地封装。图12为包括高速缓存和主存储器动态随机存取存储器(DRAM)的系统的一个实施方案的框图。图13为该系统的另一个实施方案的框图。图14为该系统的另一个实施方案的框图。尽管本公开中所述的实施方案可受各种修改形式和替代形式的影响，但其具体实施方案在附图中以举例的方式示出并将在本文中详细描述。然而，应当理解，附图和对其的详细描述不旨在将实施方案限制为所公开的特定形式，而相反，本专利技术旨在涵盖落入所附权利要求书的实质和范围内的所有修改、等同物和另选方案。本文所使用的标题仅用于组织目的，并不旨在用于限制说明书的范围。如在整个本申请中所使用的那样，以允许的意义(即，意味着具有可能性)而非强制的意义(即，意味着必须)使用“可能”一词。类似地，字词“包括”、“包含”是指包括但不限于。在本公开内，不同实体(其可被不同地称为“单元”、“电路”、其他部件等等)可被描述或声称成“被配置为”执行一个或多个任务或操作。这个表达方式—被配置为[执行一个或多个任务]的[实体]—在本文中用于指代结构(即物理的事物，诸如电子电路)。更具体地，这个表达方式用于指示该结构被布置成在操作期间执行所述一个或多个任务。结构可被描述成“被配置为”执行某个任务，即使该结构当前并非正被操作亦如此。“被配置为生成输出时钟信号的时钟电路”旨在涵盖例如在操作期间执行该功能的电路，即使所涉及的电路当前并非正被使用(例如该电路并未连接到电源)。因此，被描述或表述成“被配置为”执行某个任务的实体是指用于实施该任务的物理的事物，诸如设备、电路、存储有可执行程序指令的存储器等等。该短语在本文中不被用于指代无形的事物。。通常，形成与“被配置为”对应的结构的电路可包括硬件电路。硬件电路可包括以下项的任意组合：组合式逻辑电路、时钟存储设备(诸如触发器、寄存器、锁存器等)、有限状态机、存储器(诸如静态随机存取存储器或嵌入式动态随机存取存储器)、定制设计电路、模拟电路、可编程逻辑阵列等。类似地，为了描述方便，可将各种单元/电路/部件描述为执行一个或多个任务。此类描述应当被解释为包括短语“被配置为”。术语“被配置为”并不旨在表示“能被配置为”。例如，未经编程的FPGA不会被认为是“被配置为”执行某个特定功能，虽然其可能“能被配置为”执行该功能。在适当编程之后，FPGA继而可被配置为执行该功能。所附权利要求书中表述被配置为执行一个或多个任务的单元/电路/部件或其他结构明确地旨在对该项权利要求不援引35U.S.C.§112(f)的解释。因此，所提交的本申请中没有任何权利要求是旨在要被解释为具有装置+功能的要素。如果申请人在申请过程中想要援引112(f)部分，则其将利用“用于”[执行功能]“的装置”结构来表述权利要求的要素。在一个实施方案中，可通过以硬件描述语言(HDL)诸如Verilog或VHDL对电路的描述进行编码来实现根据本公开的硬件电路。可针对为给定集成电路制造技术设计的单元库来合成HDL描述，并可出于定时、功率和其他原因而被修改，以获取可被传输到工厂以生成掩模并最终产生集成电路的最终的设计数据库。一些硬件电路或其部分也可在示意图编辑器中被定制设计并与合成电路一起被捕获到集成电路设计中。该集成电路可包括晶体管并还可包括其他电路元件(例如，无源元件，诸如电容器、电阻器、电感器等)、以及晶体管和电路元件之间的互连件。一些实施方案可实现耦接在一起的多个集成电路，以实现硬件电路，和/或可在一些实施方案中使用离散元件。另选地，HDL设计可被合成为可编程逻辑阵列诸如现场可编程门阵列(FPGA)并且可在FPGA中实现。如本文所用，术语“基于”或“取决于”用于描述影响确定的一个或多个因素。该术语不排除可能有附加因素可影响确定。即，确定可仅基于所指定的因素或基于所指定的因素及其他未指定的因素。考虑短语“基于B确定A”。这个短语指定B是用于确定A的因素或者其影响A的确定。这个短语并不排除A的确定也可能基于某个其他本文档来自技高网...

【技术保护点】
1.一种系统，包括：/n至少一个第一集成电路，所述至少一个第一集成电路包括第一类型动态随机存取存储器DRAM；/n至少一个第二集成电路，所述至少一个第二集成电路包括第二类型DRAM，其中所述第二类型DRAM中的第二存储器阵列不及所述第一类型DRAM中的第一存储器阵列密集，并且访问所述第二类型DRAM中的第二存储器阵列比访问所述第一类型DRAM中的第一存储器阵列能耗更低，其中所述第二类型DRAM包括比所述第一类型DRAM每条位线更少的存储器单元；和/n第三集成电路，所述第三集成电路与所述第二集成电路封装在一起，相比于所述第一集成电路与所述第三集成电路之间的耦接减小了所述第三集成电路与所述第二集成电路之间的耦接的长度和电容，所述第三集成电路包括被配置为控制对包括所述第一类型DRAM和所述第二类型DRAM的存储器的访问的存储器控制器。/n

【技术特征摘要】
20160627 US 62/355,0121.一种系统，包括：
至少一个第一集成电路，所述至少一个第一集成电路包括第一类型动态随机存取存储器DRAM；
至少一个第二集成电路，所述至少一个第二集成电路包括第二类型DRAM，其中所述第二类型DRAM中的第二存储器阵列不及所述第一类型DRAM中的第一存储器阵列密集，并且访问所述第二类型DRAM中的第二存储器阵列比访问所述第一类型DRAM中的第一存储器阵列能耗更低，其中所述第二类型DRAM包括比所述第一类型DRAM每条位线更少的存储器单元；和
第三集成电路，所述第三集成电路与所述第二集成电路封装在一起，相比于所述第一集成电路与所述第三集成电路之间的耦接减小了所述第三集成电路与所述第二集成电路之间的耦接的长度和电容，所述第三集成电路包括被配置为控制对包括所述第一类型DRAM和所述第二类型DRAM的存储器的访问的存储器控制器。


2.根据权利要求1所述的系统，其中所述至少一个第一集成电路还包括多个第一集成电路，所述多个第一集成电路包括多个所述第一类型DRAM。


3.根据权利要求2所述的系统，其中所述多个第一集成电路利用硅通孔TS...

【专利技术属性】
技术研发人员：S·比斯韦斯，F·内马蒂，
申请(专利权)人：苹果公司，
类型：发明
国别省市：美国;US