栅极驱动电路和显示面板制造技术

本申请实施例提供一种栅极驱动电路和显示面板，该栅极驱动电路通过在栅极驱动电路中设置低频控制信号源和第三下拉单元，使得第三下拉单元调节电路中第二点的电位，相应的低频控制信号源可以向第一级传信号端输出信号，使得低频控制信号源和第三下拉单元取代一组时钟信号，而由于低频控制信号源和第三下拉单元所占空间较小，使得降低了栅极驱动电路的宽度，从而减小了显示面板的边框，缓解了现有GOA电路存在时钟信号线较多，导致显示面板的边框较大的技术问题。

Grid drive circuit and display panel

【技术实现步骤摘要】
栅极驱动电路和显示面板
本申请涉及显示
，尤其是涉及一种栅极驱动电路和显示面板。
技术介绍
现有显示面板为了减少外接芯片的数量，会采用GOA(GateDriverOnArray，阵列基板行驱动技术)电路代替外接芯片，但在GOA电路中，需要对晶体管的阈值电压进行补偿，从而使得显示画面较好，如图1所示，现有对晶体管的阈值电压进行补偿的GOA电路中，需要采用三组不同的时钟信号对电路进行驱动或者级传，而为了降低时钟信号线的阻抗，每组时钟信号线包括12个时钟信号线，如图2所示，会造成时钟信号线较多，从而导致显示面板的边框较大，无法实现窄边框。所以，现有GOA电路存在时钟信号线较多，导致显示面板的边框较大的技术问题。
技术实现思路
本申请实施例提供一种栅极驱动电路和显示面板，用以缓解现有GOA电路存在时钟信号线较多，导致显示面板的边框较大的技术问题。本申请实施例提供一种栅极驱动电路，包括：逻辑寻址单元，与第一点连接，用于在空白时间段将第一点和第二点的电位拉高；上拉控制单元，与所述逻辑寻址单元和所述第本文档来自技高网...

【技术保护点】
1.一种栅极驱动电路，其特征在于，包括：/n逻辑寻址单元，与第一点连接，用于在空白时间段将第一点和第二点的电位拉高；/n上拉控制单元，与所述逻辑寻址单元和所述第一点连接，用于在显示时间段将所述第一点的电位拉高；/n上拉单元，包括第一点、第二点和低频控制信号源，所述上拉单元与所述上拉控制单元连接，用于将第一级传信号、第一输出信号和第二输出信号的电位拉高；/n第一下拉单元，与所述第一点连接，用于在空白时间段结束时将第一点的电位拉低；/n第二下拉单元，与所述第一点连接，用于在显示时间段将第一点的电位拉低；/n第三下拉单元，与所述第二点连接，用于在显示时间段将第二点的电位拉低；/n第四下拉单元，与第三...

【技术特征摘要】
1.一种栅极驱动电路，其特征在于，包括：
逻辑寻址单元，与第一点连接，用于在空白时间段将第一点和第二点的电位拉高；
上拉控制单元，与所述逻辑寻址单元和所述第一点连接，用于在显示时间段将所述第一点的电位拉高；
上拉单元，包括第一点、第二点和低频控制信号源，所述上拉单元与所述上拉控制单元连接，用于将第一级传信号、第一输出信号和第二输出信号的电位拉高；
第一下拉单元，与所述第一点连接，用于在空白时间段结束时将第一点的电位拉低；
第二下拉单元，与所述第一点连接，用于在显示时间段将第一点的电位拉低；
第三下拉单元，与所述第二点连接，用于在显示时间段将第二点的电位拉低；
第四下拉单元，与第三点连接，用于在显示时间段开始时将第三点的电位拉低；
第一下拉维持单元，与所述第一点连接，用于维持所述第一点的低电位；
第二下拉维持单元，用于维持所述第一级传信号、所述第一输出信号、所述第二输出信号的低电位；
反相器，包括第三点，用于将第一点和第三点的电位反相。


2.如权利要求1所述的栅极驱动电路，其特征在于，所述逻辑寻址单元包括第二级传信号端、第一信号输入端、高电位输入端、复位信号端、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第一存储电容，所述第一晶体管的栅极与所述第一信号输入端连接，所述第一晶体管的第一电极与所述第二级传信号端连接，所述第一晶体管的第二电极与所述第二晶体管的第一电极连接，所述第一晶体管的第二电极与所述第三晶体管的第二电极连接，所述第二晶体管的栅极与所述第一信号输入端连接，所述第二晶体管的第二电极与所述第一存储电容的第一极板连接，所述第三晶体管的第一电极与所述高电位输入端连接，所述第三晶体管的栅极与所述第一存储电容的第一极板连接，所述高电位输入端与所述第一存储电容的第二极板连接，所述第四晶体管的栅极与所述第一存储电容的第一极板连接，所述第四晶体管的第一电极与所述高电位输入端连接，所述第四晶体管的第二电极与所述第五晶体管的第一电极连接，所述第五晶体管的栅极与所述复位信号端连接，所述第五晶体管的第二电极与所述第一点连接。


3.如权利要求2所述的栅极驱动电路，其特征在于，所述上拉控制单元包括第二级传信号端、第四点、第六晶体管、第七晶体管，所述第六晶体管的栅极和第一电极与所述第二级传信号端连接，所述第六晶体管的第二电极连接至所述第四点，所述第七晶体管的栅极与所述第二级传信号端连接，所述第七晶体管的第一电极连接至所述第四点，所述第七晶体管的第二电极连接至所述第一点。


4.如权利要求3所述的栅极驱动电路，其特征在于，还包括第一级传信号端、第一信号输出端和第二信号输出端，所述上拉单元还包括第一时钟信号端、第二时钟信号端、所述第四点、第二存储电容、第三存储电容、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管，所述第八晶体管的栅极连接所述第一时钟信号端，所述第八晶体管的第一电极连接所述第一点，所述第八晶体管的第二电极连接所述第九晶体管的栅极，所述第九晶体管的第一电极连接所述低频控制信号源，所述第九晶体管的第二电极连接所述第一级传信号端，所述第十晶体管的栅极连接所述第二点，所述第十晶体管的第一电极连接所述第一时钟信号端，所述第十晶体管的第二电极连接所述第一信号输出端，所述第十一晶体管的栅极连接所述第二点，所述第十一晶体管的第一电极连接所述第二时钟信号端，所述第十一晶体管的第二电极连接所述第二信号输出端，所述第十二晶体管的栅极连接所述第二点，所述第十二晶体管的第一电极连接所述第四点，所述第十二晶体管的第二电极连接所述第一信号输出端，所述第二存储电容的第一极板连接所述第二点，所述第二存储电容的第二极板连接所述第一信号输出端，所述第...

【专利技术属性】
技术研发人员：薛炎，王宪，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东;44