【技术实现步骤摘要】
移位寄存器单元、驱动方法、栅极驱动电路和显示装置
本专利技术涉及显示驱动
，尤其涉及一种移位寄存器单元、驱动方法、栅极驱动电路和显示装置。
技术介绍
在现有的移位寄存器单元中，栅极驱动信号输出电路接入的输出时钟信号的占空比必须小于50％，当该占空比等于50％时，移位寄存器单元不能及时对其输出的栅极驱动信号进行放电，造成该栅极驱动信号的下降时间Tf变大，使得显示面板的显示区的开关管无法及时关断，造成误充电，从而引起显示不良；并且，即使在输出时钟信号的占空比小于50％，在容错时间不充足的情况下，高低温信赖性测试下依然会出现闪屏不良。
技术实现思路
本专利技术的主要目的在于提供一种移位寄存器单元、驱动方法、栅极驱动电路和显示装置，解决在现有的移位寄存器单元中，当输出时钟信号的占空比等于50％时，移位寄存器单元不能及时对其输出的栅极驱动信号进行放电，造成该栅极驱动信号的下降时间变大，使得显示面板的显示区的开关管无法及时关断，造成误充电，从而引起显示不良；并且，即使在输出时钟信号的占空比小于50％，在容错时间...
【技术保护点】
1.一种移位寄存器单元，其特征在于，包括栅极驱动信号输出端和输出放噪电路；/n所述输出放噪电路分别与相邻下一级上拉节点、输出时钟信号端和所述栅极驱动信号输出端电连接，用于在相邻下一级上拉节点的电位的控制下，控制所述栅极驱动信号输出端和所述输出时钟信号端之间连通。/n
【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括栅极驱动信号输出端和输出放噪电路；
所述输出放噪电路分别与相邻下一级上拉节点、输出时钟信号端和所述栅极驱动信号输出端电连接，用于在相邻下一级上拉节点的电位的控制下，控制所述栅极驱动信号输出端和所述输出时钟信号端之间连通。
2.如权利要求1所述的移位寄存器单元，其特征在于，还包括上拉放噪端和上拉节点放噪电路；
所述上拉节点放噪电路分别与上拉放噪控制端、本级上拉节点和放噪电压端电连接，用于在所述上拉放噪控制端提供的上拉放噪控制信号的控制下，控制所述本级上拉节点和所述放噪电压端之间连通；
第N级移位寄存器单元的上拉放噪控制端与第N+2级移位寄存器单元的栅极驱动信号输出端电连接，N为正整数。
3.如权利要求1所述的移位寄存器单元，其特征在于，所述输出放噪电路包括输出放噪晶体管；
所述输出放噪晶体管的控制极与所述相邻下一级上拉节点电连接，所述输出放噪晶体管的第一极与所述输出时钟信号端电连接，所述输出放噪晶体管的第二极与所述栅极驱动信号输出端电连接。
4.如权利要求2所述的移位寄存器单元，其特征在于，所述上拉节点放噪电路包括上拉节点放噪晶体管；
所述上拉节点放噪晶体管的控制极与所述上拉放噪控制端电连接，所述上拉节点放噪晶体管的第一极与所述本级上拉节点电连接，所述上拉节点放噪晶体管的第二极与所述放噪电压端电连接。
5.如权利要求1至4中任一权利要求所述的移位寄存器单元，其特征在于，还包括上拉节点控制电路、储能电路、下拉节点控制电路和输出电路，其中，
所述上拉节点控制电路分别与输入端、第一电平端、第二电平端、被保护上拉节点和下拉节点电连接，用于在输入端提供的输入信号的控制下，控制本级上拉节点与所述第一电平端之间连通，并用于在所述下拉节点的电位的控制下，控制所述本级上拉节点与所述第二电平端之间连通；
所述储能电路的第一端与所述本级上拉节点电连接，所述储能电路的第二端与所述栅极驱动信号输出端电连接，用于存储电压；
所述下拉节点控制电路用于在所述本级上拉节点的电位的控制下，控制所述下拉节点的电位；
所述输出电路分别与所述本级上拉节点、所述下拉节点、复位端、所述栅极驱动信号输出端、所述输出时钟信号端和第二电平端电连接，用于在所述本级上拉节点的电位的控制下，控制所述栅极驱动信号输出端与所述输出时钟信号端之间连通，并用于在所述下拉节点的电位的控制下，控制所述栅极驱动信号输出端与所述第二电平端之间连通，用于在所述复位端提供的输出复位信号的控制下，控制所述栅极驱动信号输出端与所述第二电平端之间连通。
6.如权利要求5所述的移位寄存器单元，其特征在于，所述上拉节点控制电路包括输入晶体管和上拉节点控制晶体管；
所述输入晶体管的控制极与所述输入端电连接，所述输入晶体管的第一极与所述第一电平端电连接，所述输入晶体管的第二极与所述本级上拉节点电连接；
所述上拉节点控制晶体管的控制极与所述下拉节点电连接，所述上拉节点控制晶体管的第一极与所述本级上拉节点电连接，所述上拉节点控制晶体管的第二极与所述第二电...
【专利技术属性】
技术研发人员：陶健，唐锋景，邵林飞，陈彤，程律，孟小明，章善财，
申请(专利权)人：合肥京东方光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽;34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。