一种基于DSP的总线控制电路制造技术

本发明专利技术公开了一种基于DSP的总线控制电路，包括DSP模块、固化模块，所述固化模块、所述异步总线和所述PCI总线均连接至所述DSP模块，其中，FLASH模块，用于固化所述异步总线和所述PCI总线、所述异步总线和第一设备或者所述PCI总线和第二设备之间通信的预设内容；DSP模块，用于根据所述预设内容实现所述异步总线和所述PCI总线、所述异步总线和第一设备或者所述PCI总线和第二设备之间的通信。本发明专利技术的总线控制电路能够实现异步总线和PCI总线的直接通信，还能实现异步总线和其它设备的直接通信以及PCI总线和其它设备的直接通信，解决了目前异步总线和PCI总线不能直接通信的问题。

A bus control circuit based on DSP

【技术实现步骤摘要】
一种基于DSP的总线控制电路
本专利技术属于电子电路设计
，具体涉及一种基于DSP的总线控制电路。
技术介绍
异步总线没有统一的时钟而依靠各部件或设备内部定时操作，所有部件或设备是以信号握手的方式进行，即发送设备和接受设备互用请求(request)和确认(acknowledgement)信号来协调动作，总线操作时序不是固定的。因此，异步总线能兼容多种不同的设备，而且不必担心时钟变形或同步问题使得总线长度不受限制。PCI(PeripheralComponentInterconnect，外设部件互连标准)总线是一种兼容性最强、功能最全的计算机总线。其可同时支持多组外围设备，且不受制于处理器，为CPU(中央处理器，CentralProcessingUnit)及高速外围设备提供高性能、高吞吐量、低延迟的数据通路。PCI支持5V及3.3V的通信环境，以反射波作为通信基础。当入射信号从无终端方向反射回来之后，反射波经过结构性干扰与入射波合成一体，完成电压与电流的驱动任务，因此PCI又称“非终端式传输总线”。目前，虽然存在多种类接口通信转换电路并被广泛应用于工业控制等领域，但是受到系统接口类型限制影响，无法实现不同种类接口直接通信，尤其是对于异步总线和PCI总线而言，无法实现异步总线和PCI总线的直接通信。
技术实现思路
为了解决现有技术中存在的上述问题，本专利技术提供了一种基于DSP的总线控制电路。本专利技术要解决的技术问题通过以下技术方案实现：一种基于DSP的总线控制电路，包括DSP模块、固化模块，所述固化模块、所述异步总线和所述PCI总线均连接至所述DSP模块，其中，FLASH模块，用于固化所述异步总线和所述PCI总线、所述异步总线和第一设备或者所述PCI总线和第二设备之间通信的预设内容；DSP模块，用于根据所述预设内容实现所述异步总线和所述PCI总线、所述异步总线和第一设备或者所述PCI总线和第二设备之间的通信。在本专利技术的一个实施例中，还包括16个第一电阻和若干第二电阻，所述DSP模块包括16个数据线引脚、若干地址线引脚，其中，每个所述数据线引脚对应连接一所述第一电阻的第一端，所述第一电阻的第二端对应连接至所述PCI总线的数据线，每个所述地址线引脚对应连接一所述第二电阻的第一端，所述第二电阻的第二端对应连接至所述PCI总线的地址线。在本专利技术的一个实施例中，还包括若干第三电阻，所述DSP模块还包括2个第一片选信号引脚、2个第一字节使能信号引脚、第一使能信号引脚、第一读使能信号引脚、第一写使能信号引脚和第一数据收发准备信号引脚，其中，所述第一片选信号引脚、所述第一字节使能信号引脚、所述第一使能信号引脚、所述第一读使能信号引脚和所述第一写使能信号引脚分别连接一第三电阻的第一端。在本专利技术的一个实施例中，还包括四个第四电阻和若干第五电阻，其中，与所述第一使能信号引脚、所述第一读使能信号引脚和所述第一写使能信号引脚连接的所述第三电阻的第二端均对应连接一所述第四电阻的第一端，所述第一数据收发准备信号引脚连接一所述第四电阻的第一端，所述第四电阻的第二端连接电压源端，每一所述第五电阻的第一端对应连接一所述第二电阻的第二端，所述第五电阻的第二端连接接地端。在本专利技术的一个实施例中，还包括若干第一电容、第六电阻和三个第七电阻，所述FLASH模块包括若干第一引脚、若干第二引脚、第二使能信号引脚、第二写使能信号引脚、第二字节使能信号引脚、第二片选信号引脚和电压源引脚，其中，每个所述第一引脚对应连接一所述第一电阻的第二端，每个所述第二引脚对应连接一所述第二电阻的第二端，所述第二使能信号引脚、所述第二写使能信号引脚对应连接所述DSP模块的所述第一使能信号引脚、所述第一写使能信号引脚，所述第二片选信号引脚对应连接所述DSP模块的其中一个所述第一片选信号引脚，所述若干第一电容并接于所述电压源引脚和接地端之间，所述第六电阻连接于所述第二字节使能信号引脚和接地端之间，所述三个第七电阻的第一端分别连接所述第二写使能信号引脚、第二片选信号引脚和所述DSP模块的另外一个所述第一片选信号引脚，所述三个第七电阻的第二端连接电压源端。在本专利技术的一个实施例中，还包括晶振、EMC滤波器、第八电阻、第九电阻、若干第二电容，所述DSP模块还包括时钟信号输入引脚和供电电源引脚，其中，所述第八电阻连接于所述时钟信号输入引脚和所述晶振的第一端之间，所述晶振的第二端连接接地端，所述晶振的第三端连接所述第九电阻的第一端，所述九电阻的第二端和所述晶振的第四端连接电压源端；所述供电电源引脚连接所述若干第二电容并接的第一端，所述供电电源引脚还连接所述EMC滤波器的第一端，所述EMC滤波器的第二端连接电压源端，所述EMC滤波器的第三端和所述若干第二电容并接的第二端共同连接接地端。在本专利技术的一个实施例中，还包括若干第十电阻，所述DSP模块还包括11个第三引脚、若干第四引脚和若干地址数据线复用引脚，其中，所述11个第三引脚分别连接所述PCI总线的INTA引脚、FRAME引脚、DEVSEL引脚、STOP引脚、TRDY引脚、PERR引脚、SERR引脚、IRDY引脚、REQ引脚、GNT引脚、RST引脚，所述若干第四引脚分别连接所述PCI总线的第三字节使能信号，所述若干地址数据线复用引脚连接所述PCI总线的地址数据复用线，所述11个第三引脚和所述若干第四引脚分别连接一所述第十电阻的第一端，所述第十电阻的第二端连接所述电压源端。在本专利技术的一个实施例中，还包括电源模块，所述电源模块连接所述DSP模块，用于向所述DSP模块提供电源。在本专利技术的一个实施例中，还包括第十一电阻和第十二电阻，所述电源模块包括2个第一输出引脚和2个第二输出引脚，其中，所述2个第一输出引脚连接所述第十一电阻的第一端，所述第十一电阻的第二端连接所述DSP模块的IO引脚，所述2个第二输出引脚连接所述第十二电阻的第一端，所述第十二电阻的第二端连接所述DSP模块的核电压引脚。在本专利技术的一个实施例中，还包括若干第三电容和若干第四电容，所述若干第三电容并接的第一端连接所述第十一电阻的第二端，所述若干第三电容并接的第二端连接接地端，所述若干第四电容并接的第一端连接所述第十二电阻的第二端，所述若干第四电容并接的第二端连接接地端。本专利技术的有益效果：本专利技术的总线控制电路能够实现异步总线和PCI总线的直接通信，还能实现异步总线和其它设备的直接通信以及PCI总线和其它设备的直接通信，解决了目前异步总线和PCI总线不能直接通信的问题。以下将结合附图及实施例对本专利技术做进一步详细说明。附图说明图1是本专利技术实施例提供的一种基于DSP的总线控制电路的结构示意图；图2是本专利技术实施例提供的一种DSP模块与异步总线连接电路的结构示意图；图3是本专利技术实施例提供的一种FLASH模块与异步总线连接电路的结构示意图；图4是本专利技术实施例提供的一种DSP模块的配置电路的本文档来自技高网...

【技术保护点】
1.一种基于DSP的总线控制电路，其特征在于，包括DSP模块、固化模块，所述固化模块、所述异步总线和所述PCI总线均连接至所述DSP模块，其中，/nFLASH模块，用于固化所述异步总线和所述PCI总线、所述异步总线和第一设备或者所述PCI总线和第二设备之间通信的预设内容；/nDSP模块，用于根据所述预设内容实现所述异步总线和所述PCI总线、所述异步总线和第一设备或者所述PCI总线和第二设备之间的通信。/n

【技术特征摘要】
1.一种基于DSP的总线控制电路，其特征在于，包括DSP模块、固化模块，所述固化模块、所述异步总线和所述PCI总线均连接至所述DSP模块，其中，
FLASH模块，用于固化所述异步总线和所述PCI总线、所述异步总线和第一设备或者所述PCI总线和第二设备之间通信的预设内容；
DSP模块，用于根据所述预设内容实现所述异步总线和所述PCI总线、所述异步总线和第一设备或者所述PCI总线和第二设备之间的通信。


2.根据权利要求1所述的基于DSP的总线控制电路，其特征在于，还包括16个第一电阻和若干第二电阻，所述DSP模块包括16个数据线引脚、若干地址线引脚，其中，
每个所述数据线引脚对应连接一所述第一电阻的第一端，所述第一电阻的第二端对应连接至所述PCI总线的数据线，每个所述地址线引脚对应连接一所述第二电阻的第一端，所述第二电阻的第二端对应连接至所述PCI总线的地址线。


3.根据权利要求2所述的基于DSP的总线控制电路，其特征在于，还包括若干第三电阻，所述DSP模块还包括2个第一片选信号引脚、2个第一字节使能信号引脚、第一使能信号引脚、第一读使能信号引脚、第一写使能信号引脚和第一数据收发准备信号引脚，其中，
所述第一片选信号引脚、所述第一字节使能信号引脚、所述第一使能信号引脚、所述第一读使能信号引脚和所述第一写使能信号引脚分别连接一第三电阻的第一端。


4.根据权利要求3所述的基于DSP的总线控制电路，其特征在于，还包括四个第四电阻和若干第五电阻，其中，
与所述第一使能信号引脚、所述第一读使能信号引脚和所述第一写使能信号引脚连接的所述第三电阻的第二端均对应连接一所述第四电阻的第一端，所述第一数据收发准备信号引脚连接一所述第四电阻的第一端，所述第四电阻的第二端连接电压源端，每一所述第五电阻的第一端对应连接一所述第二电阻的第二端，所述第五电阻的第二端连接接地端。


5.根据权利要求1所述的基于DSP的总线控制电路，其特征在于，还包括若干第一电容、第六电阻和三个第七电阻，所述FLASH模块包括若干第一引脚、若干第二引脚、第二使能信号引脚、第二写使能信号引脚、第二字节使能信号引脚、第二片选信号引脚和电压源引脚，其中，
每个所述第一引脚对应连接一所述第一电阻的第二端，每个所述第二引脚对应连接一所述第二电阻的第二端，所述第二使能信号引脚、所述第二写使能信号引脚对应连接所述DSP模块的所述第一使能信号引脚、所述第一写使能信号引脚，所述第二片选信号引脚对应连接所述DSP模块的其中一个所述第一片选信号引脚，所述若干第一电容并接于所述电压源引脚和接地端之间，所述第六...

【专利技术属性】
技术研发人员：宋杰，夏杰，李凯，赵江涛，陈飞茹，任欢，
申请(专利权)人：西安翔腾微电子科技有限公司，
类型：发明
国别省市：陕西;61