一种基于Avalon-MM总线接口的多串口IP核制造技术

本发明专利技术涉及一种基于Avalon‑MM总线接口的多串口IP核，采用硬件描述语言Verilog设计而成，包括Avalon‑MM总线接口模块，用于实现ARM侧到FPGA侧的数据交换；8个串口，用于实现外部设备与存储单元的数据交互；3个全局寄存器以及8个寄存器模块，所述8个寄存器模块分别对应所述串行数据输入输出接口单元的8个串口；所述3个全局寄存器通过FPGA内部总线分别与8个寄存器模块通信连接。Avalon‑MM具有独立的写数据线、读数据线、地址线，具有读有效信号，资源占用少等优点，通过寻址方式实现了8个串口，8个串口共用一个中断，大大节约了中断资源。

【技术实现步骤摘要】
一种基于Avalon-MM总线接口的多串口IP核
本专利技术涉及串口通信
，具体涉及一种基于Avalon-MM总线接口的多串口IP核。
技术介绍
在惯性导航设备中，串口是设备与外部通信的主要接口，一个惯性导航设备的串口数量有时多达十几个。这些串口多由设备中的导航计算机实现，导航计算机核心是内部集成FPGA和ARM的SOC芯片，串口的实现在FPGA侧，ARM通过AXI总线实现对FPGA侧串口的读写及控制操作。当设备向外部发送数据时，ARM通过AXI总线将发送数据写入FPGA中的各个串口，FPGA串口完成数据并串转换并向外发送；当外部向设备发送数据时，FPGA串口接收外部输入的串行数据，并完成数据串并转换，同时产生中断信号发送给ARM，ARM接收到中断信号后，通过AXI总线读取FPGA中串口寄存器存储的数据。FPGA侧串口的实现，其常用方式是调用SOC生产商提供的UARTIP核，如Xilinx公司的UART16550IP核，UART16550IP核具备AXI接口和中断输出口，可直连到ARM，但该IP核FIFO深度小(深度仅为16，宽度为8)，一次接收到大量数据时会产生多次中断；尤其是使用多个串口模块时，就需添加多个IP核到系统中，每个IP的中断都连接到ARM侧，不仅浪费ARM的中断资源还严重影响应用程序进程。
技术实现思路
本专利技术针对现有技术中存在的技术问题，提供一种基于Avalon-MM总线接口的多串口IP核，利用Avalon-MM总线接口资源，构建符合Avalon-MM总线的IP核(从Avalon-MM设备)，该IP核通过地址线实现对串口的选择，同时IP核将多个串口的中断信号合成为一个对外输出的中断信号，并设置中断位置寄存器，使得主设备可以判别中断产生的串口，从而实现对中断的处理。本专利技术解决上述技术问题的技术方案如下：一种基于Avalon-MM总线接口的多串口IP核，采用硬件描述语言Verilog设计而成，包括ARM侧通信接口单元、存储单元和串行数据输入输出接口单元；所述ARM侧通信接口单元，包括Avalon-MM总线接口模块和中断输出接口模块，所述Avalon-MM总线接口模块通过总线转接口实现ARM侧到FPGA侧的数据交换，所述中断输出接口模块用于向ARM输出中断信号；所述串行数据输入输出接口单元包括8个串口，用于实现外部设备与存储单元的数据交互；所述存储单元包括3个全局寄存器以及8个寄存器模块，所述8个寄存器模块分别对应所述串行数据输入输出接口单元的8个串口；所述3个全局寄存器通过FPGA内部总线分别与8个寄存器模块通信连接。本专利技术的有益效果是：Avalon总线是一种用于连接处理器与片内外外设的总线结构。Avalon总线有Avalon-MM(memorymap)和Avalon-ST(stream)两种接口，其中Avalon-MM类型的接口通过地址读写数据，非常适合用于控制功能的部件。Avalon-MM具有以下优点：1、独立的写数据线、读数据线、地址线；2、具有读有效信号；3、资源占用少。IP核采用硬件描述语言Verilog设计而成，提供串口实现代码，符合Avalon-MM总线接口规范，通过寻址方式实现了8个串口，8个串口共用一个中断，大大节约了中断资源，同时IP核中使用的FIFO深度可根据需求进一步扩大，该IP核可应用于Xilinx公司的SOC、Intel公司的SoCFPGA，使得设计灵活方便，满足多串口设计应用需求。进一步，所述Avalon-MM总线接口模块包括：Avalon-MM总线读使能信号接口PS2FPGA_RD_p；Avalon-MM总线写使能信号接口PS2FPGA_WR_p；Avalon-MM总线读有效信号接口ReadDataValid；Avalon-MM总线数据写信号接口PS2FPGA_WR_Data；Avalon-MM总线数据读信号接口PS2FPGA_RD_Data。进一步，所述3个全局寄存器分别为串口开关寄存器、串口复位寄存器和中断位置寄存器；所述串口开关寄存器，存放用于标记打开或关闭8个串口中的指定串口的标志位；所述串口复位寄存器，存放用于完成对8个串口中的指定串口进行复位的功能性数据；所述中断位置寄存器，用于存放产生中断的串口位置。进一步，每个所述寄存器模块均包括串口接收寄存器RHR、串口发送寄存器THR、低8位参数寄存器DLL、高8位参数寄存器DLH、校验位标志寄存器LCR、中断清除寄存器ISR、数据标志寄存器COUNT。所述串口接收寄存器RHR为FIFO寄存器，访问类型为只读，深度256，宽度8bit。所述串口发送寄存器THR为FIFO寄存器，访问类型为只写，深度1024，宽度8bit。所述校验位标志寄存器LCR用于标记停止位个数以及奇偶校验位。所述数据标志寄存器COUNT用于标记所述串口接收寄存器RHR缓存的数据个数。附图说明图1为本专利技术实施例提供的一种基于Avalon-MM总线接口的多串口IP核结构原理图；图2为本专利技术实施例提供的IP核封装接口示意图。具体实施方式以下结合附图对本专利技术的原理和特征进行描述，所举实例只用于解释本专利技术，并非用于限定本专利技术的范围。实施例如图1图2所示，本专利技术实施例提供一种基于Avalon-MM总线接口的多串口IP核，采用硬件描述语言Verilog设计而成，包括ARM侧通信接口单元、存储单元和串行数据输入输出接口单元；所述ARM侧通信接口单元，包括Avalon-MM总线接口模块和中断输出接口模块，所述Avalon-MM总线接口模块通过总线转接口实现ARM侧到FPGA侧的数据交换，所述中断输出接口模块用于向ARM输出中断信号；所述串行数据输入输出接口单元包括8个串口，用于实现外部设备与存储单元的数据交互；所述存储单元包括3个全局寄存器以及8个寄存器模块，所述8个寄存器模块分别对应所述串行数据输入输出接口单元的8个串口；所述3个全局寄存器通过FPGA内部总线分别与8个寄存器模块通信连接。IP核的封装接口所有信号是时钟同步的，在时钟上升沿被采样。IP核信号接口和功能如下：PS_Clk：输入信号，Avalon-MM总线时钟，IP核工作时钟；SysRst_n：输入信号，IP核的复位信号，低有效；UART_Int_p：输出信号，IP核中断输出信号，高有效；UART_RXD[7:0]：输入信号，8位，8个串口的串行输入数据；UART_TXD[7:0]：输出信号，8位，8个串口的串行输出数据PS2FPGA_RD_p：输入信号，Avalon-MM总线接口信号，读使能，高有效；ReadDataValid：输出信号，Avalon-MM总线接口信号，读有效信号，高有效；PS2FPGA_WR_Data[31:0]：输入信号，本文档来自技高网...

【技术保护点】
1.一种基于Avalon-MM总线接口的多串口IP核，采用硬件描述语言Verilog设计而成，其特征在于，包括ARM侧通信接口单元、存储单元和串行数据输入输出接口单元；/n所述ARM侧通信接口单元，包括Avalon-MM总线接口模块和中断输出接口模块，所述Avalon-MM总线接口模块通过总线转接口实现ARM侧到FPGA侧的数据交换，所述中断输出接口模块用于向ARM输出中断信号；/n所述串行数据输入输出接口单元包括8个串口，用于实现外部设备与存储单元的数据交互；/n所述存储单元包括3个全局寄存器以及8个寄存器模块，所述8个寄存器模块分别对应所述串行数据输入输出接口单元的8个串口；所述3个全局寄存器通过FPGA内部总线分别与8个寄存器模块通信连接。/n

【技术特征摘要】
1.一种基于Avalon-MM总线接口的多串口IP核，采用硬件描述语言Verilog设计而成，其特征在于，包括ARM侧通信接口单元、存储单元和串行数据输入输出接口单元；
所述ARM侧通信接口单元，包括Avalon-MM总线接口模块和中断输出接口模块，所述Avalon-MM总线接口模块通过总线转接口实现ARM侧到FPGA侧的数据交换，所述中断输出接口模块用于向ARM输出中断信号；
所述串行数据输入输出接口单元包括8个串口，用于实现外部设备与存储单元的数据交互；
所述存储单元包括3个全局寄存器以及8个寄存器模块，所述8个寄存器模块分别对应所述串行数据输入输出接口单元的8个串口；所述3个全局寄存器通过FPGA内部总线分别与8个寄存器模块通信连接。


2.根据权利要求1所述的IP核，其特征在于，所述Avalon-MM总线接口模块包括：
Avalon-MM总线读使能信号接口PS2FPGA_RD_p；
Avalon-MM总线写使能信号接口PS2FPGA_WR_p；
Avalon-MM总线读有效信号接口ReadDataValid；
Avalon-MM总线数据写信号接口PS2FPGA_WR_Data；
Avalon-MM总线数据读信号接口PS2FPGA_RD_Data。


3....

【专利技术属性】
技术研发人员：杨伟新，尹业宏，郑畅，彭煜，陈国庆，
申请(专利权)人：中国船舶重工集团公司第七一七研究所，
类型：发明
国别省市：湖北;42