一种可校正失调电压的轨对轨运算放大器制造技术

本实用新型专利技术公开了一种可校正失调电压的轨对轨运算放大器，包括启动电路、带隙核心电路、偏置电路、轨对轨输入电路、失调电压校正电路、中间级电路、轨对轨输出电路。启动电路用于避免零电流状态；带隙核心电路用于产生一个基准电流；偏置电路用于产生各级工作的偏置电压；轨对轨输入电路用于扩大信号的动态输入范围；失调电压校正电路用于校正失调电压由于工艺、器件、输入级电压等因素影响产生的误差；中间级电路用于放大信号电压；轨对轨输出电路用于提供轨对轨的输出摆幅。该电路具有低失调、高精度、轨对轨输入输出的特点。

A rail to rail operational amplifier with adjustable offset voltage

【技术实现步骤摘要】
一种可校正失调电压的轨对轨运算放大器
本技术涉及模拟集成电路领域，具体涉及一种可校正失调电压的轨对轨运算放大器。
技术介绍
运算放大器是模拟集成电路中最广泛、最为基础的器件，其性能的优劣直接决定了数模/模数转换器、低压差线性稳定器、锁相环等模拟系统的性能。随着半导体技术的日益成熟和迅猛发展，现代工艺的特征尺寸持续减小，栅氧厚度不断减薄，为了避免栅极被击穿，保证微电子器件的可靠性，迫使电源电压进一步降低，因此需要轨对轨运算放大器在低压下实现大的输入输出摆幅。轨对轨运算放大器在一定程度可以保持高的信噪比，但是在集成电路制造过程中由于工艺以及器件失配等因素的影响，将引入失调电压，进而直接影响数模或者模数转换的精度，导致信噪比降低，因此需要对输入失调电压进行校正。
技术实现思路
本技术的目的在于利用输入电压影响失调电压以及轨对轨输入输出可以增大动态摆幅的特点，提供一种带失调电压校正电路且校正精度高的轨对轨运算放大器。与现有技术相比，本技术使用轨对轨输入输出结构，在提高信噪比的同时提高了运放的动态范围；另外，包含的失调电压校正电路采用了数字逻辑控制技术对电阻阻值进行修调，具有校正方便、精度高的特点。本技术的技术方案如下所述：可校正失调电压的轨对轨运算放大器除了包括通常的启动电路、带隙核心电路、偏置电路、轨对轨输入电路、中间级电路和轨对轨输出电路外，还包括一种失调电压校正电路。所述失调电压校正电路包括电阻RC1、RC2、RC3、RC4、RP1、RP2、RP3和RP4，开关S1、S2、S3、S4、K1、K2、K3和K4；电阻RC1、RC2、RC3和RC4的第一端子接电源VDD，电阻RC1的第二端子与开关S1的第一端子连接，电阻RC2的第二端子与开关S2的第一端子连接，电阻RC3的第二端子与开关S3的第一端子连接，电阻RC4的第二端子与开关S4的第一端子连接，开关S1、S2、S3和S4的第二端子与第一校正输出信号Control1连接；电阻RP1、RP2、RP3和RP4的第一端子接电源VDD，电阻RP1的第二端子与开关K1的第一端子连接，电阻RP2的第二端子与开关K2的第一端子连接，电阻RP3的第二端子与开关K3的第一端子连接，电阻RP4的第二端子与开关K4的第一端子连接，开关K1、K2、K3和K4的第二端子与第二校正输出信号Control2连接。另外，本技术还提供了一种优选的轨对轨输入电路，所述轨对轨输入电路包括NMOS管N10、N11和N12，PMOS管P11、P12和P13，电阻R3、R4和R5；PMOS管P11的源极接电源VDD，PMOS管P11的栅极与第一偏置电压Vb1连接，PMOS管P11的漏极和PMOS管P12、P13的源极连接，PMOS管P12的栅极、NMOS管N10的栅极与运放第二输入信号V-连接，PMOS管P13的栅极、NMOS管N11的栅极与运放第一输入信号V+连接，PMOS管P12的漏极、电阻R3的第一端子与PMOS差分对管第二电流IP-连接，PMOS管P13的漏极、电阻R5的第一端子与PMOS差分对管第一电流IP+连接，NMOS管N10的漏极、NMOS差分对管第一电流In+与第一校正输出信号Control1连接，NMOS管N11的漏极、NMOS差分对管第二电流In-与第二校正输出信号Control2连接，NMOS管N10、N11的源极与NMOS管N12的漏极连接，NMOS管N12的栅极与电阻R4的第一端子连接，电阻R4的第二端子与第二偏置电压Vb2连接，NMOS管N12的源极、电阻R3的第二端子与电阻R5的第二端子接地。附图说明图1为实施例启动电路连接图。图2为实施例带隙核心电路连接图。图3为实施例偏置电路、轨对轨输入电路连接图。图4为实施例中间级电路、轨对轨输出电路连接图。图5为实施例失调电压校正电路连接图。图6为实施例轨对轨运算放大器电路连接图。具体实施方式下面给出一个具体的实施例，用以详细说明本技术的技术方案和有益效果。图1所示为启动电路，包括NMOS管N1、N2，PMOS管P1、P2、P3、P4、P5、P6；上电瞬间，P1、P4开启，P1、P4分压后为P3提供开启电压，P3导通，将Vu1处的电压拉低，P6导通给带隙核心电路注入开启电流。随着带隙核心电路的正常工作，VN1处的电压下降，P5导通，将Vu1处的电压拉高到电源VDD，致使P6断开工作，带隙核心电路将保持稳定工作状态。图2所示为带隙核心电路，包括NMOS管N3、N4、N5、N6，PMOS管P7、P8、P9，电阻R1、R2；在电位VN2处，其电压为：（1）；由此可推出电流I1等于：（2.1）；将VN2的电压代入得：（2.2）；（2.3）；（2.4）；同时得出电流I2如下：（3.1）；（3.2）；（3.3）。由于Vgs具有负温度系数，△Vgs具有正温度系数，则由式2.4可知，I1是一个具有正温度系数的电流，由式3.3可知，I2是一个具有负温度系数的电流，在M点处，由KCL定理可知：（4）。参考电流IR是由具有正温度系数的电流I1与具有负温度系数的电流I2叠加而成，参考电流IR是一个能去除温度的影响，实现零温度系数的工作电流，综上可知，带隙核心电路所产生的基准电流具有很好的零漂效果。图3所示为偏置电路和轨对轨输入电路；偏置电路包括NMOS管N8、N9，PMOS管P10；带隙核心电路产生基准电流IREF通过N8和N9，P10和P11分别构成的两对电流镜为后级电路提供偏置电压。轨对轨输入电路包括NMOS管N10、N11、N12，PMOS管P11、P12、P13，电阻R3、R4、R5；NMOS管N10、N11和PMOS管P12、P13构成轨对轨输入结构，MOS管P11和N12作为电流源为轨对轨输入结构提供电流，输入差分对N10和N11，输入共模电压可以接近甚至超过电源VDD，但在输入共模电压降低到一定程度后，由于偏置电流源的非理想性和MOS管的阈值电压存在，NMOS差分输入对将无法工作。PMOS输入差分对P12和P14，输入共模电压可以接近电源地GND，但输入共模电压升高到某一程度时，由于偏置电流源的非理想性以及MOS管阈值电压的存在，PMOS输入差分对将无法工作。将两个输入差分对并联使用后，利用两对输入差分对输入共模电压的互补性可以实现轨对轨输入共模电压。图4所示为中间级电路和AB类输出电路，中间级电路包括NMOS管N13、N14、N15、N16、N17、N18，PMOS管P14、P15、P16、P17、P18、P19，电阻R6、R7，电容C1、C2、C3、C4；中间级电路主要以P17、P18和N13、N14构成的共栅级电路为核心对输入信号进行放大，偏置电路所产生的偏置电压（Vb1、Vb2）通过P14、P15本文档来自技高网...

【技术保护点】
1.一种可校正失调电压的轨对轨运算放大器，包括失调电压校正电路，其特征在于：所述失调电压校正电路包括电阻R

【技术特征摘要】
1.一种可校正失调电压的轨对轨运算放大器，包括失调电压校正电路，其特征在于：所述失调电压校正电路包括电阻RC1、RC2、RC3、RC4、RP1、RP2、RP3和RP4，开关S1、S2、S3、S4、K1、K2、K3和K4；电阻RC1、RC2、RC3和RC4的第一端子接电源VDD，电阻RC1的第二端子与开关S1的第一端子连接，电阻RC2的第二端子与开关S2的第一端子连接，电阻RC3的第二端子与开关S3的第一端子连接，电阻RC4的第二端子与开关S4的第一端子连接，开关S1、S2、S3和S4的第二端子与第一校正输出信号Control1连接；电阻RP1、RP2、RP3和RP4的第一端子接电源VDD，电阻RP1的第二端子与开关K1的第一端子连接，电阻RP2的第二端子与开关K2的第一端子连接，电阻RP3的第二端子与开关K3的第一端子连接，电阻RP4的第二端子与开关K4的第一端子连接，开关K1、K2、K3和K4的第二端子与第二校正输出信号Control2连接。


2.根据权利要求1所述的轨对轨运算放大器，其特征在于还包括轨对轨输入电路，所述轨对...

【专利技术属性】
技术研发人员：叶紫君，蔡超波，宋树祥，刘国园，李海盛，罗慧敏，刘珊珊，
申请(专利权)人：广西师范大学，
类型：新型
国别省市：广西;45